数字电路实验课程
电工电子实验中心
黑龙江大学
实验要求
•当堂交实验交实验报告（第一
个下一次课交）
•不允许迟到，不早退
•爱护仪器，损坏仪器要赔偿！
2
实验简介
• 验证性实验---要求自己能验证(预习报
告)
• 一共八个实验，第一个实验报告和第
二个的一起交，前七个每个10分，最
后一个30分，一共100分
• 三部分：输入---逻辑电平；数字电路
核心---TTL芯片；输出---电平指示，示
波器，数码显示
3
474LS20 二4输入与非门
5
74LS86 四2 输入异或门
674LS00 四2 输入与非门
实验一 门电路逻辑功能及测试
实验前按学习机使用说明
先检查学习机电源是否正
常，然后选择实验用的集
成电路，按自己设计的实
验接线图接好连线，特别
注意及地线不能接错。实
验中改动接线需断开电源，
接好线后再通电实验。
图
&
V
1
2
4
5 7
Vcc
14
6 Y
7
1、测试门电路逻辑功能
选用双四输入与非门
74LS20一只，插入
面包板，按图接
线、输入端接S1－S4
（电平开关输出插口）
，输出端D1 －D8接
显示发光二极管（任
意一个）
• 将电平开关按表
置位，分别测输出电
压及逻辑状态。
输入 输出
1 2 4 5 Y 电压(V)
H H H H
L H H H
L L H H
L L L H
L L L L
表 8
2、异或门逻辑功能测试
• 选二输入端四异或门电路74LS86，如图接
线，输入端1、2、4、5接电平开关，输出端
A、B、Y接电平显示发光二极管。
• 将电平开关按表置位，将结果填入表中。
表
输入
输出
X Z Y Y(V)
0 0 0 0
1 0 0 0
1 1 0 0
1 1 1 0
1 1 1 1
0 1 0 1
图 9
=1
=1
=1
A
B
C
D
Z
X
Y
&
&
A
3
1
11
9
82
1
1
B
&
Y
1 3
2
&
Z13
12
1
&
5
4
6
1
2
图
10
3、测试逻辑电路的逻辑函数关系
10
填表，写出逻辑表达式
AB
表
11
输入
A B
输出
Y Z
L L
L H
H L
H H
4、利用与非门控制输出
• 用一片74LS00按图
接线。S接任一
电平开关，用示波
器观察S对输出脉
冲的控制作用。
图
12
&
S 2
3
1
1
Y
4、利用与非门控制输出
• 用一片74LS00按图
接线。S接任一
电平开关，用示波
器观察S对输出脉
冲的控制作用。
图
13
&
S 4
65
Y
&
2
3
1
5. 与非门测试平均延迟时间
• 采用环路振荡法测量tpd，输入端A接入
100kHz的固定脉冲，用双踪示波器观察输
入端A和输出端Y的波形，并测量它们之间
的相位差，计算每个门电路的平均延迟时
间tpd。
图
& & & & & &
1
2 3 5
4 1
6
10
9 12
8 1
13
11
2
3
5
4 6
1 1 1 2 2
6. 用与非门组成其它门电路
• 用二输入端四与非门74LS00组成同或门
（1）写出同或门表达式转化为与非门逻辑表达
式
（2）画出逻辑电路图将与非门转化成同或门的
逻辑电路图
（3）自拟实验步骤，将测试结果填入表中
表
输入
A B
输出
Y
0 0
0 1
0 0
1 1
6. 回答问题
• 怎样判断门逻辑功能是否正常？
• 与非门一个接连续脉冲，其余状态什么时候
允许脉冲通过？什么时候禁止脉冲通过？
• 异或门又叫可控反相门，为什么？
17
实验二 组合逻辑电路的设计
及功能测试
预习要求：
• 组合逻辑电路的分析方法
• 用与非门和异或门构成的半加器、
全加器的工作原理
• 二进制的运算
• 熟悉组合逻辑电路的分析方法
18
1. 组合逻辑电路功能测试
用两片74LS00芯片组成如图电路，为便于接
线与检查，已经给出芯片的编号与引脚。
（1）A、B、C接S0-S9逻辑电平中任意三个。
（2）改变输入端A、B和C的逻辑状态，测试
输出Y1和Y2的值，完成表。
（3）写出输出端Y1和Y2的逻辑表达式。
19
& & Y
&
A
3
1
10
9 8
2
2
1 3
1
2
1
B
C
&
Y1
4 6
1
&
Y210
9 8
2
&
Y5
4
6
2
&
12
13 11
1
5
图
20
输入 输出
A B C Y1 Y2
0 0 0
0 0 1
0 1 1
1 1 1
1 1 0
1 0 0
1 0 1
0 1 0
表
21
2、测试用异或门（74LS86）和与非门
组成的半加器的逻辑功能
图
根据半加器的逻辑表达式可知：半加器Y是A、B的异或，而进
位Z是A、B相与，故半加器可用一个集成异或门和两个与非门组
成如图。在学习机上用异或门和与门接成以上电路。A、B接
电平开关S，Y、Z接电平显示，按表要求改变A、B状态，填
表。
输
入
A 0 1 0 1
B 0 0 1 1
输
出
Y
Z
表 22
&
A
3
1
102
2
1
3
=1
2
B
&
C5
4
6
2
S
& &
&
Ai
1
1
1Bi
Ci-1
&
2
&
X32
&
2
&
1
图
&
Si2
&
Ci
3
X1
X2
AiBi
AiBi Ai
AiBi Bi
AiBi+AiBi
AiBi+AiBiCi-1
& &
&
Ai
1
1
1Bi
Ci-1
&
2
&
X32
&
2
&
1
图
&
Si2
&
Ci
3
X1
X2
3、测试全加器的逻辑功能
A B Ci-1 Ci Si
0 0 0
0 1 0
1 0 0
1 1 0
0 0 1
0 1 1
1 0 1
1 1 1
1. 写出图电路的
逻辑表达式
2. 填写表
表 25
设计四人表决电路
• 多数赞成决议通过，反之决议未通过，表
决结果用二极管电平指示灯显示
• 若用A、B、C、D表示表决的四人，用Y表
示表决的结果，写出四人表决电路的逻辑
表达式
• 画出逻辑电路图。
• 在实验箱上按设计的电路图进行接线
• 自拟步骤，测试结果填到表格中。
26
27
四人表决电路的卡诺图
课后习题
• 总结组合逻辑电路的分析方法和设计方法。
28
实验三 译码器和数据选择器
29
实验目的
1. 熟悉译码器的逻辑功能。
2. 掌握数据选择器的逻辑功能
3. 掌握集成译码器和数据选择器的应用
3074LS139译码器芯片引脚图
3174LS153数据选择器芯片引脚图
• 将74LS139译码器按
图接线，按表
输入电平分别置位，
填输出状态表。
1、译码器功能测试
表
输入 输出
使能 选择
G B A Y1 Y2 Y3 Y4
H X X
L L L
L L H
L H L
L H H
图
32
2、译码器应用
• 将双2-4线译码器转换为3-8线译码器
• 画出转换电路图。
• 在学习机上接线并验证设计是否正确。
• 设计并填写该3-8译码器功能表，画出输入、
输出波形。
33
3、数据选择器的测试
• 将双4选1数据选择器
74LS153参照图接
线，测试其功能并填
写功能表
• 将学习机脉冲信号源
中固定脉冲4个不同频
率号接到数据选择器4
个输入端，
• 选择端置位，使输出
端可分别观察到4种不
同频率脉冲信号，分
析上述实验结果并总
结数据选择器作用
选择端
数据输出端 输出
控制
输出
B A C0 C1 C2 C3 G
X X X X X X H
L L L X X X L
L L H X X X L
L H X L X X L
L H X X H X L
H L X X L X L
H L X X H X L
H H X X X L L
H H X X X H L
35
4. 数据选择器的应用
• 将实验箱上的四个固定连续脉冲按图接
到数据选择器的四个输入端C0、C1、C2和
C3，输出控制端G以及选择输入端B、A的
不同逻辑状态下，分别观察输出端的波形，
将测试结果填入表中。
• 分析输出端4种不同频率脉冲信号波形与选
择输入端B、A的关系，并总结数据选择器
作用。
输出
控制 选择端
数据输出端 输出
G B A C0 C1 C2 C3
H X X 25 50 100 200
L L L 25 50 100 200
L L L 25 50 100 200
L L H 25 50 100 200
L H H 25 50 100 200
表
课后习题
• 总结译码器和数据选择器的使用体会
实验四 触发器R-S，D，J-K
39
实验目的
1. 熟悉并掌握基本RS触发器的构成，
工作原理和功能测试方法，熟悉并理解
不定的含义。
2. 熟悉并掌握D-FF和JKFF的逻辑功能和
功能测试方法。
3.学会正确使用触发器的集成芯片。
1、基本R-S FF功能测试
两个TTL与非门首尾相接构成 的基本R-SFF
的电路如图所示
• 试按下面的顺序在 端加信号：
图 基本R-SFF电路 40
Q
G1
Rd
& &
Sd
Q
G2
1
Sd，Rd
2
3
4 5
6
基本R-S触发器测试
1. 观察并记录FF的， 、 端的状态，
将结果填入下表中，并说明在上
述各种输入状态下，FF执行的是什
么功能？ 逻辑功能
0 1
1 1
1 0
1 1
5. 当 、 都接低电平时，观察 ， 端的状态，当、 同时由低电
平跳为高电平时，注意观察，端的状态，重复3-5次看，端
的状态是否相同，以正确理解“不定”状态的含义。
表
41
42
（2）Sd端接低电平，Rd端加脉冲。
（3）Sd端接高电平，Rd端加脉冲。
（4） 连接Sd、Rd，并加脉冲。
记录并观察(2)(3)(4) 三种情况下Q
，Q端状态。从中总结出基本R-
SFF的Q或Q端的状态改变和输入端
Sd 、Rd的关系。
例子
43
RD
SD
Q
Q
0 0 01 1
00 0
1 11 11
0 11 01
0 0
2、维持-阻塞型D触发器功能测试
图 D FF逻辑符号
44
74LS74 双D 触发器（正沿触发）
RdCP
D Sd Q
Q
GND
Vcc
1
3 6
2
14
7
4
5
维持-阻塞型D触发器功能测试的实验步骤
(1)分别在Sd、Rd端加低电
平，观察并记录Q，Q端的
状态。
(2)令Sd、Rd端为高电平，D
端分别接高，低电平，用点
动脉冲作为CP，观察并记录
当CP为0、↑、1、↓时Q端的
状态变化。
(3)当Sd=Rd=1、CP=0（或
CP=1），改变D端信号，观
察Q端的状态是否变化？
整理上述实验数据，将结果
填入表中。
CP D
0 1 x x 0
1
1 0 x x 0
1
1 1 ↑ 0 0
1
1 1 ↑ 1 0
1
表
45
• 令Sd=Rd=1，将D和端相连，CP加连续脉冲，
用双踪示波器观察并记录Q相对与CP的波形。
46
47
3、负边沿J-K触发器功能测试
74LS112 双J-K触发器（负沿触发）
• 双J-K负边沿触发器74LS112的逻辑符号如所示。
• 自拟实验步骤，测试其功能，并将结果
• 填入表中。若令J=K=1时，CP端加连脉冲，用双
踪示波器观察Q-CP端
• 波形，和DFF的D和端相连接时观察到的Q端的波形
比较，有和异同点？
CP J K
0 1 X X X X
1 0 X X X X
1 1 ↓ 0 X 0
1 1 ↓ 1 X 0
1 1 ↓ X 0 1
1 1 ↓ X 1 1
图 表
48
Rd
CP
J Sd Q
Q
GND
Vcc
15
6
3
16
8
4
5
K
2
1
4. 触发器功能转换
（1）将D触发器和J-K触发器转换成T’触发器，
列出表达式，画出实验电路图。
（2）接入连续脉冲，观察各触发器CP及Q端
波形，比较两者关系。
（3）自拟实验数据并填写之。
49
6、触发器功能转换
• 将D触发器和J-K触发器转换成触发器，列
出表达式，画出实验电路图。
• 接入连续脉冲，观察各触发器CP及Q端波
形，比较两者关系。
• 自拟实验数据并填写之。
50
实验五 时序电路测试及研究
51
实验芯片：
74LS00 二输入端四与非门
74LS10 三输入端三与非门
74LS194 4位双向移位存储器
74LS175 四D触发器
52
VCC QDQD 4D QC3D QC CP
R QA QA 1D 2D QB QB GND
74LS175 四D 触发器
53
1D
C1
2D
C2
3D
C3
CP
4D
C4
“1”
74LS175
R R R R
A B C D
接LED电平指示灯
1、自循环移位寄存器—环行计数器
断开1D和QD，将A、B、C、D置为1000，用单脉
冲计数，用状态转换图表示各触发器状态。
断开1D和QD，将A、B、C、D置为1100，用单脉
冲计数，用状态转换图表示各触发器状态。
54
1D
C1
2D
C2
3D
C3
CP
4D
C4
“1”
74LS175
R R R R
A B C D
接LED电平指示灯
&&
55
74LS10 三输入端三与非门
56
2、测试40194的逻辑功能
5774LS194（CD40194）的引脚图
2
15
3 4 5 6 7 8
14 13 12 11 10 9
58
CD40194芯片功能表
59
清除 模式 时钟 串行 输入 输出 功能总结
CR S1 S0 CP SL SR D0D1D2D3
0 X X ↑ X X X X X X
1 1 1 ↑ X X a b c d
1 0 1 ↑ X 0 X X X X
1 0 1 ↑ X 1 X X X X
1 0 1 ↑ X 0 X X X X
1 0 1 ↑ X 0 X X X X
1 1 0 ↑ 1 X X X X X
1 1 0 ↑ 1 X X X X X
1 1 0 ↑ 1 X X X X X
1 1 0 ↑ 1 X X X X X
1 0 0 ↑ X X X X X X
表 寄存器功能表
3、用CD40194实现环形计数器
• 自拟实验电路，用并行送数法输入二进制
代码（0100），然后实现右移循环，观察
寄存器输出状态的变换，填表
60
CP Q0 Q1 Q2 Q3
0 0 1 0 0
1
2
3
4
5
4、实现数据的串行、并行转换
• 串行输入，并行输出
61
课后问题
• 总结时序电路的特点
62
实验六 集成计数器
实验芯片
• 74LS00 二输入端四与非门 1片
• 74LS90 二-五-十混合进制计数器 2片
实验内容
• 90芯片的功能测试
• 任意进制计数器
(1)复位法
(2)置位法
(3)45进制计数 63
6474LS00 四2 输入与非门
65
74LS90(二—五—十进制异步计数器)
9(1) 9(2)0(2)0(1)
66
模二 模五
A(CP1) B(CP2)
74LS90(二—五—十进制异步计数器)
R0(1)
R0(2)
S9(1)
S9(2)
直接置 9
直接置零
6767
二进制计数：CP1输入QA输出
五进制计数：CP2输入QDQCQB输出
模二 模五
A(CP1) B(CP2)
74LS90(二—五—十进制异步计数器)
R0(1)
R0(2)
S9(1)
S9(2)
68
（A）十进制计数
R0(1) R0(2) S9(1) S9(2)
B
A
单脉冲
计数
C
计数 输出
QD QC QB QA
0 0 0 0 0
1
2
3
4
5
6
7
8
9
表
十
进
制
70
（B）二-五混合进制计数
R0(1) R0(2) S9(1) S9(2)
B
A
单脉冲
计数
C
计数 输出
QA QD QC QB
0 0 0 0 0
1
2
3
4
5
6
7
8
9
表
二
五
进
制
72
七进制计数-复位法(置零法)
R0(1)
R0(2)
S9(1)
S9(2)B
单脉冲计数
C
&
A
74LS90
&
1
25
4
36
73
七进制计数-置位法(置数法)
R0(1)
R0(2)
S9(1)
S9(2)B
单脉冲计数
C
A
74LS90
画出七进制的
有效状态状态转换图
注意进位！
75
R0(1) R0(2) S9(1) S9(2)
B
A
R’0(1) R’0(2) S’9(1) S’9(2)
B’
A’
CP
C
74LS90(1) 74LS90(2)
&&
单脉冲
计数
45进制计数器
1
2
3
4
5
6
课后习题
• 整理实验数据(45进制的写前四个状态和后
四个状态)
• 总结计数器的使用特点
76
实验七 555定时器
• 实验仪器
实验箱，数字万用表，双踪示波器，实验箱
附件
• 实验芯片
NE556双定时器 1片
电阻、电容
77
实验内容
• 555时基电路基本功能测试
• 555定时器构成多谐振荡器
• 555定时器构成单稳态触发器
78
79
NE556
14
6 7
8910111213
1 43 52
VCC TR2OUT2R2VC2TH2DIS2
TR1 GNDDIS1 R1VC1 OUT1TH1
Q
Q
+
+
-
-
A1
A2
T
5K
&
&
RVcc
TH
VC
5K
5K
TR
DIS
GND
OUT
NPN
TH高电平触发端
TR低电平触发端
R复位端
VC电压控制端
DIS放电端
OUT输出端
VCC电源
GND地
分压器分压器
比较器比较器
RS RS 触发器触发器
输出
缓冲
晶体管晶体管
开关开关
1
81
0 UOL 饱和>2VCC/3 1
1
1
UOL
>VCC/3 饱和
<2VCC/3 >VCC/3 不变 不变
<2VCC/3 <VCC/3 UOH 截止
UTH uo TD的状态U R
Q
Q+
+
-
-
A1
A2
T
5K
&
&
RVcc
TH
VC
5K
5K
TR
DIS
GND
OUT
NPN
1
82
R
TH
TR
VCC
DIS
OUT
GND
VC
+5V +5V
2K
22K1K
LED
图 基本功能测试
83
TH TR R OUT DIS
X X 0 0 导通
>2/3VCC >1/3VCC 1 0 导通
<2/3VCC >1/3VCC 1 原状态 原状态
<2/3VCC <1/3VCC 1 1 关断
基本功能表
84
R
TH
TR
VCC
DIS
OUT
GND
VC
+5V
R2
多谐振荡器
R1
C2
C1
R1=15KΩ
R2=5K Ω
C1=μF
C2= μF
1、用示波器观察并测量
OUT端波形的频率，和
理论估算值，算出频率的
相对误差值
2、将电阻值R1改为
R1=15KΩ，R2=10KΩ，
电容C不变，测量误差
变化。
85
在电容充电时，暂稳态的持续时间
在电容放电时，暂稳态的持续时间
电路输出的矩形脉冲的周期
86
R
THTR
VCC
DIS
OUT
GND
VC
+5V
单稳态触发器
RC2
C1
R=10KΩ
C1=μF
C2= μF
1、Vi是频率为25KHz左右
的方波时，用双踪示波器
观察并测量输出脉冲的宽
度Tw
2、调节Vi的频率，分析
并观察输出端波形的变化。
3、若想使Tw=30μS，怎样
调整电路，测出有关的参数。
Vi
87
暂稳态的持续时间
电路输出的矩形脉冲的周期
课后习题
• 总结555芯片构成的基本电路的使用方法
88
实验七 555时基电路
实验目的：
掌握555定时器的结构、工作原理和应用电路
掌握NE556芯片的正确使用方法
学会分析和测试555定时器构成的多谐振荡器和单稳
态触发器
实验器材：
双踪示波器、数字万用表
实验器件：
NE556双时定时器、二极管、电阻和电容
89
1、555时基电路功能测试
本实验所用的555时基电路芯片为
NE556，同一芯片上集成了二个各
自独立的555时基电路，图中各管脚
的功能简述如下： TH高电平触发端：
当TH端电平大于2/3输出端OUT呈低
电平，DIS端导通。低电平触发端：
当电平小于1/3时，OUT端呈现高电
平，DIS关断。复位端：=0，OUT端
输出低电平，DIS 端导通。VC控制
电压端：VC接不同的电压值可以改
变 TH。的触发电平值。DIS放电端：
其导通或关断为RC回路提供了放电
或充电的通路。
图 时基电路556管脚图
90
功能简图如图所示，芯片的功能如表所示
图 时基电路功能简图
TH OUT DIS
X X L L 导通
> 2/3Vcc > 1/3Vcc H L 导通
< 2/3Vcc > 1/3Vcc H 原状态 原状态
< 2/3Vcc < 1/3Vcc H H 关断
表
91
按图接线，可调
电压取自电位器分
压器。按表逻辑
测试其功能并记录。
图测试接线图
92
2、555时基电路构成的多谐振荡器
电路如图所示
按图接线。图中元件参数如下：
R1=15 KΩ R2=5 KΩ
C1=μF C2=μF
用示波器观察并测量OUT端波
形的频率。和理论估算值比较，
算出频率的相对误差值。若将电
阻值改为R1=15 KΩ、R2=10KΩ。
电容C不变，上述的数据有何变化？
图 多谐振荡器
93
① 根据上述的实验原理，充电
回路的支路是R1R2C1，放电
回路的支路是R2C1，将电路
略加修改，增加一个电位器
Rw和两个引导二极管，构成
图所示的占空比可调的
多谐振荡器。
② 其占空比q为 改变Rw的位置，
可调节q值。
③ 合理选择元件参数（电位器
选用22 KΩ），使电路的占
空比q=，调试正脉冲宽
度为.
④ 调试电路，测出所用元件的
数值，估算电路的误差。
图占空比可调的多谐振荡器
94
3、555构成的单稳态触发器
• 实验如图所示。
• 按图接线，图中R=10KΩ，
=μF，是频率约为10KHZ左
右的方波时，用双踪示波器观
察OUT端相对于Vi的波形，并
测出输出脉冲的宽度Tw。
• 调节Vi的频率，分析并记录观
察的 图单稳态触发器电路
• OUT端波形的变化。
• 若想使Tw=10μs，怎样调整电路
？测出此时有关的参数值。
图单稳态触发器电路
95
4、施密特触发器
对照图接线，其中555的2脚
和6脚接在一起，接至函数发
生器（或正弦波）的输出（幅
值调至5V），Vi和Vo端接双踪
示波器。
接线无误后，接通电源，输入
三角波或正弦波，并调至一定
的频率，观察输入、输出波形
的形状。
调节RW，使外加电压VM变
化，观察示波器输出波形的变
化。
图 施密特触发器
96
1、计数器芯片74LS160/161功能测试
• 74LS160为同步十进制计数器，74LS161为
同步十六进制计数器，带直接清除端的同
步可予置数的计数器74LS160/161的逻辑符
号如图所示
： 置数端
： 清零端
：工作方式端
： 进位信号
数据输入端
、
输出端
图 7460/161的逻辑符号
97
完成芯片的接线，
测试74LS160或
74LS161芯片的功
能，将结果填入下
表中。
表
CP 芯片
功能
0 X X X X
1 X X 0 ↑
1 1 1 1 ↑
1 0 1 1 X
1 X 0 1 X
74LS161芯片接成图所示电路。
按图接线，CP用电动脉冲输入，
接发光二极管显示。
测出芯片的计数长度，并画出其状
态转换图。
、 、 、
图 98
2、计数器芯片74LS160/161的应用
两片74LS160芯片构成的同步六十进制计数电路如图所示，
按图接线。 用点动脉冲作为CP的输入，74LS160（2）、
（1）的输出端 分别接学习机上七段LED数码管的
输入端。观察在点动脉冲作用下， 、 显示的数字变化。
、 、 、
图 六十进制计数电路
99
实验报告内容
• 画出电子钟的设计方案
• 记录实验数据
100
课程结束
101
