BGA 封装技术
摘要：本文简述了 BGA 封装产品的特点、结构以及一些 BGA 产品的封装工艺流程，对
BGA 封装中芯片和基板两种互连方法--引线键合／倒装焊键合进行了比较以及对几种常
规 BGA 封装的成本／性能的比较，并介绍了 BGA 产品的可靠性。另外，还对开发我国
BGA 封装技术提出了建议。
关键词：BGA；结构；基板；引线键合；倒装焊键合
中图分类号：TN305．94 文献标识码
1 引言
在当今信息时代，随着电子工业的迅猛发展，计算机、移动电话等产品日益普及。人们对
电子产品的功能要求越来越多、对性能要求越来越强，而体积要求却越来越小、重量要求
越来越轻。这就促使电子产品向多功能、高性能和小型化、轻型化方向发展。为实现这一
目标，IC 芯片的特征尺寸就要越来越小，复杂程度不断增加，于是，电路的 I／O 数就会
越来越多，封装的 I／O 密度就会不断增加。为了适应这一发展要求，一些先进的高密度封
装技术就应运而生，BGA 封装技术就是其中之一。集成电路的封装发展趋势如图 1 所示。
从图中可以看出，目前 BGA 封装技术在小、轻、高性能封装中占据主要地位。
BGA 封装出现于 90 年代初期，现已发展成为一项成熟的高密度封装技术。在半导体 IC 的
所有封装类型中，1996-2001 年这 5 年期间，BGA 封装的增长速度最快。在 1999 年，BGA
的产量约为 10 亿只，在 2004 年预计可达 36 亿只。但是，到目前为止该技术仅限于高密
度、高性能器件的封装，而且该技术仍朝着细节距、高 I／O 端数方向发展。BGA 封装技
术主要适用于 PC 芯片组、微处理器／控制器、ASIC、门阵、存储器、DSP、PDA、PLD
等器件的封装。
2 BGA 封装的特点
BGA(Bdll Grid Array)封装，即焊球阵列封装，它是在封装体基板的底部制作阵列焊球作为
电路的 I／O 端与印刷线路板(PCB)互接。采用该项技术封装的器件是一种表面贴装型器
件。与传统的脚形贴装器件(LeadedDe~ce 如 QFP、PLCC 等)相比，BGA 封装器件具有如下
特点。
1)I／O 数较多。BGA 封装器件的 I／O 数主要由封装体的尺寸和焊球节距决定。由于 BGA
封装的焊料球是以阵列形式排布在封装基片下面，因而可极大地提高器件的 I／O 数，缩小
封装体尺寸，节省组装的占位空间。通常，在引线数相同的情况下，封装体尺寸可减小 30
％以上。例如：CBGA-49、BGA-320(节距 1．27mm)分别与 PLCC-44(节距为 1．27mm)和
MOFP-304(节距为 0．8mm)相比，封装体尺寸分别缩小了 84％和 47％，如图 2 所示。
2)提高了贴装成品率，潜在地降低了成本。传统的 QFP、PLCC 器件的引线脚均匀地分布
在封装体的四周，其引线脚的节距为 1．27mm、1．0mm、0．8mm、0．65mm、
0．5mm。当 I／O 数越来越多时，其节距就必须越来越小。而当节距<0．4mm 时，SMT
设备的精度就难以满足要求。加之引线脚极易变形，从而导致贴装失效率增加。其 BGA
器件的焊料球是以阵列形式分布在基板的底部的，可排布较多的 I／O 数，其标准的焊球节
距为 1．5mm、1．27mm、1．0mm，细节距 BGA(印 BGA，也称为 CSP-BGA，当焊料球
的节距<1．0mm 时，可将其归为 CSP 封装)的节距为 0．8mm、0．65mm、0．5mm，与现
有的 SMT 工艺设备兼容，其贴装失效率<10ppm。
3)BGA 的阵列焊球与基板的接触面大、短，有利于散热。
4)BGA 阵列焊球的引脚很短，缩短了信号的传输路径，减小了引线电感、电阻，因而可改
善电路的性能。
5)明显地改善了 I／O 端的共面性，极大地减小了组装过程中因共面性差而引起的损耗。
6)BGA 适用于 MCM 封装，能够实现 MCM 的高密度、高性能。
7)BGA 和～BGA 都比细节距的脚形封装的 IC 牢固可靠。
3 BGA 封装的类型、结构
BGA 的封装类型多种多样，其外形结构为方形或矩形。根据其焊料球的排布方式可分为周
边型、交错型和全阵列型 BGA，如图 3 所示：根据其基板的不同，主要分为三类：
PBGA(PlasticballZddarray 塑料焊球阵列)、CBGA(ceramicballSddarray 陶瓷焊球阵列)、
TBGA (tape ball grid array 载带型焊球阵列)。
PBGA(塑料焊球阵列)封装
PBGA 封装，它采用 BT 树脂／玻璃层压板作为基板，以塑料(环氧模塑混合物)作为密封材
料，焊球为共晶焊料 63Sn37Pb 或准共晶焊料 62Sn36Pb2Ag(目前已有部分制造商使用无铅
焊料)，焊球和封装体的连接不需要另外使用焊料。PBGA 封装的结构示意图如图 4。有一
些 PBGA 封装为腔体结构，分为腔体朝上和腔体朝下两种。这种带腔体的 PBGA 是为了增
强其散热性能，称之为热增强型 BGA，简称 EBGA，有的也称之为 CPBGA(腔体塑料焊球
阵列)，其结构示意图如图 5。PBGA 封装的优点如下：
1)与 PCB 板(印刷线路板-通常为 FR-4 板)的热匹配性好。PBGA 结构中的 BT 树脂／玻璃层
压板的热膨胀系数(CTE)约为 14ppm／℃，PCB 板的约为 17ppm／cC，两种材料的 CTE 比
较接近，因而热匹配性好。
2)在回流焊过程中可利用焊球的自对准作用，即熔融焊球的表面张力来达到焊球与焊盘的
对准要求。
3)成本低。
4)电性能良好。
PBGA 封装的缺点是：对湿气敏感，不适用于有气密性要求和可靠性要求高的器件的封
装。
3．2 CBGA(陶瓷焊球阵列)封装
在 BGA 封装系列中，CBGA 的历史最长。它的基板是多层陶瓷，金属盖板用密封焊料焊接
在基板上，用以保护芯片、引线及焊盘。焊球材料为高温共晶焊料 10Sn90Pb，焊球和封装
体的连接需使用低温共晶焊料 63Sn37Pb。其结构示意图如图 6，封装体尺寸为 10-35mm，
标准的焊球节距为 1．5mm、1．27mm、1．0mm。
CBGA(陶瓷焊球阵列)封装的优点如下：
1)气密性好，抗湿气性能高，因而封装组件的长期可靠性高。
2)与 PBGA 器件相比，电绝缘特性更好。
3)与 PBGA 器件相比，封装密度更高。
4)散热性能优于 PBGA 结构。
CBGA 封装的缺点是：
1)由于陶瓷基板和 PCB 板的热膨胀系数(CTE)相差较大(A1203 陶瓷基板的 CTE 约为 7ppm
／cC，PCB 板的 CTE 约为 17ppm／笔)，因此热匹配性差，焊点疲劳是其主要的失效形
式。
2)与 PBGA 器件相比，封装成本高。
3)在封装体边缘的焊球对准难度增加。
3．3 CCGA(ceramiccolumnSddarray)陶瓷柱栅阵列
CCGA 是 CBGA 的改进型。如图 7 所示。二者的区别在于：CCGA 采用直径为 0．5mm、
高度为 1．25mm~2．2mm 的焊料柱替代 CBGA 中的 0．87mm 直径的焊料球，以提高其焊
点的抗疲劳能力。因此柱状结构更能缓解由热失配引起的陶瓷载体和 PCB 板之间的剪切应
力。
3．4 TBGA(载带型焊球阵列)
TBGA 是一种有腔体结构，TBGA 封装的芯片与基板互连方式有两种：倒装焊键合和引线
键合。倒装焊键合结构示意图如图 8(a)；芯片倒装键合在多层布线柔性载带上；用作电路 I
／O 端的周边阵列焊料球安装在柔性载带下面；它的厚密封盖板又是散热器(热沉)，同时
还起到加固封装体的作用，使柔性基片下面的焊料球具有较好的共面性。腔体朝下的引线
键合 TBGA 结构示意图如图 8(b)；芯片粘结在芯腔的铜热沉上；芯片焊盘与多层布线柔性
载带基片焊盘用键合引线实现互连；用密封剂将电路芯片、引线、柔性载带焊盘包封(灌封
或涂敷)起来。
TBGA 的优点如下：
1)封装体的柔性载带和 PCB 板的热匹配性能较
2)在回流焊过程中可利用焊球的自对准作用，
印焊球的表面张力来达到焊球与焊盘的对准要求。
3)是最经济的 BGA 封装。
4)散热性能优于 PBGA 结构。
TBGA 的缺点如下：
1)对湿气敏感。
2)不同材料的多级组合对可靠性产生不利的影响。
3．5 其它的 BGA 封装类型
MCM-PBGA(Multiplechipmodule-PBGA)，多芯片模块 PBGA，它的结构如图 9 所示。
LBGA，微 BGA，它是一种芯片尺寸封装。芯片面朝下，采用 TAB 键合实现芯片与封装基
片焊盘互连的，LBGA 的结构示意图如图 10。它的封装体尺寸仅略大于芯片(芯片
+0．5mm)。gBGA 有 3 种焊球节距：0．65mm、0．75mm 和 0．8mm。TAB 引线键合和弹
性的芯片粘接是 txBGA 的特征。与其它的芯片尺寸封装相比，它具有更高的可靠性。
SBGA(Stackedballgridarray)，叠层 BGA，它的结构示意图如图 11 所示。
etBGA，最薄的 BGA 结构，封装体高度为 0．5mm，接近于芯片尺寸。芯片面朝下，芯片-
基板互连采用引线键合方式的 et-BGA 的结构示意图如图 12。
CTBGA、CVBGA(ThinandVeryThinChipArrayBGA)，薄型、超薄型 BGA。该种 BGA 使用
的基板是薄的核心层压板，包封采用模塑结构，封装体高度为 。
几种常规 BGA 封装类型的比较如表 1 所示。
4BGA 的封装工艺流程
基板或中间层是 BGA 封装中非常重要的部分，除了用于互连布线以外，还可用于阻抗控
制及用于电感／电阻／电容的集成。因此要求基板材料具有高的玻璃转化温度 rS(约为
175~230℃)、高的尺寸稳定性和低的吸潮性，具有较好的电气性能和高可靠性。金属薄
膜、绝缘层和基板介质间还要具有较高的粘附性能。
4．1 引线键合 PBGA 的封装工艺流程
4．1．1 PBGA 基板的制备
在 BT 树脂／玻璃芯板的两面层压极薄(12~18μm 厚)的铜箔，然后进行钻孔和通孔金属化。
用常规的 PCB 加 3232 艺在基板的两面制作出图形，如导带、电极、及安装焊料球的焊区
阵列。然后加上焊料掩膜并制作出图形，露出电极和焊区。为提高生产效率，一条基片上
通常含有多个 PBG 基板。
4．1．2 封装工艺流程
圆片减薄→圆片切削→芯片粘结→等离子清洗→引线键合→等离子清洗→模塑封装→装配
焊料球→回流焊→表面打标→分离→最终检查→测试斗包装
芯片粘结采用充银环氧粘结剂将 IC 芯片粘结在基板上，然后采用金线键合实现芯片与基板
的连接，接着模塑包封或液态胶灌封，以保护芯片、焊接线和焊盘。使用特殊设计的吸拾
工具将熔点为 183℃、直径为 30mil(0．75mm)的焊料球 62／36／2Sn／Pb／Ag 或 63／37／
Sn／Pb 放置在焊盘上，在传统的回流焊炉内进行回流焊接，最高加工温度不能够超过 230
℃。接着使用 CFC 无机清洗剂对基片实行离心清洗，以去除残留在封装体上的焊料和纤维
颗粒，其后是打标、分离、最终检查、测试和包装入库。上述是引线键合型 PBGA 的封装
工艺过程。
4．2 FC-CBGA 的封装工艺流程
4．2．1 陶瓷基板
FC-CBGA 的基板是多层陶瓷基板，它的制作是相当困难的。因为基板的布线密度高、间距
窄、通孔也多，以及基板的共面性要求较高等。它的主要过程是：先将多层陶瓷片高温共
烧成多层陶瓷金属化基片，再在基片上制作多层金属布线，然后进行电镀等。在 CBGA 的
组装中，基板与芯片、PCB 板的 CTE 失配是造成 CBGA 产品失效的主要因素。要改善这
一情况，除采用 CCGA 结构外，还可使用另外一种陶瓷基板--HITCE 陶瓷基板。
4．2．2 封装工艺流程
圆片凸点的制备呻圆片切割呻芯片倒装及回流焊-)底部填充呻导热脂、密封焊料的分配+封
盖斗装配焊料球-)回流焊斗打标+分离呻最终检查斗测试斗包装
4．3 引线键合 TBGA 的封装工艺流程
4．3．1 TBGA 载带
TBGA 的载带通常是由聚酰亚胺材料制成的。
在制作时，先在载带的两面进行覆铜，然后镀镍和镀金，接着冲通孔和通孔金属化及制作
出图形。因为在这种引线键合 TBGA 中，封装热沉又是封装的加固体，也是管壳的芯腔基
底，因此在封装前先要使用压敏粘结剂将载带粘结在热沉上。
4．3．2 封装工艺流程
圆片减薄→圆片切割→芯片粘结→清洗→引线键合→等离子清洗→液态密封剂灌封→装配
焊料球→回流焊→表面打标→分离→最终检查→测试→包装
BGA 封装中常用材料的特性如表 2
5 BGA 封装中 IC 芯片与基片连接方式的比较
BGA 封装结构中芯片与基板的互连方式主要有两种：引线键合和倒装焊。目前 BGA 的 I／
O 数主要集中在 100~1000。成本、性能和可加工能力是选择使用何种方式时主要考虑因
素。采用引线键合的 BGA 的 I／O 数常为 50~540，采用倒装焊方式的 I／O 数常>540。另
外，选用哪一种互连方式还取决于所使用封装体基片材料的物理特性和器件的应用条件。
目前 PBGA 的互连常用引线键合方式，CBGA 常用倒装焊方式，TBGA 两种互连方式都有
使用。
目前，当 I／O 数<600 时，引线键合的成本低于倒装焊。但是，倒装焊方式更适宜大批量
生产，而如果圆片的成品率得到提高，那么就有利于降低每个器件的成本。并且倒装焊更
能缩小封装体的体积。
5．1 引线键合方式
引线键合方式历史悠久，具有雄厚的技术基础，它的加工灵活性、材料／基片成本占有主
要的优势。其缺点是设备的焊接精度已经达到极限。
引线键合是单元化操作。每一根键合线都是单独完成的。键合过程是先将安装在基片或热
沉上的 IC 传送到键合机上，机器的图像识别系统识别出芯片，计算和校正每一个键合点的
位置，然后根据键合图用金线来键合芯片和基片上的焊盘，以实现芯片与基片的互连。它
是单点、单元化操作。采用引线键合技术必须满足以下条件：
5．1．1 精密距焊接技术
在 100~500 的高 I／O 数的引线键合中，IC 芯片的焊盘节距非常小，其中心距通常约为
70~90μm，有的更小。目前的键合机最小已能实现 35 μm 的中心距焊接。
5．1．2 低弧度、长弧线技术
在 BGA 的键合中，受控弧线长度通常为 3~8mm，其最大变化量约为 2．5mm。弧线高度
约为 100~200μm，弧线高度的变化量<7μm，芯片与基片上外引线脚的高度差约为
0．4~0．56mm，IC 芯片厚度约为 0．2~0．35mm。在高密度互连中，弧线弯曲、蹋丝、
偏移是不允许的。另外，在基片上的引线焊盘外围通常有两条环状电源／地线，键合时要
防止金线与其短路，其最小间隙必须>25 Llm，这就要求键合引线必须具有高的线性度和良
好的弧形。
5．1．3 键合强度
由于芯片和基片上的焊盘面积都比较小，所以精密距焊接时使用的劈刀是瓶颈型劈刀，头
部直径也较小，而小直径的劈刀头部和窄引线脚将导致基片上焊点的横截面积较小，从而
会影响键合强度。
5．1．4 低温处理
塑封 BGA 的基片材料通常是由具有低玻璃化温度(Tg 约为 175℃)、高的热膨胀系数(CTE 约
为 13ppm／℃)的聚合物树脂制成的，因此在封装过程中的芯片装片固化、焊线、模塑等都
必须在较低的温度下进行。而当在低温下进行键合时，对键合强度和可靠性会产生不良影
响。要解决这一问题就必须要求键合机的超声波发生器具有较高(100kHz 以上)的超声频
率。
因此，在制造工艺上对键合机、键合工具、键合丝都提出了挑战。
对键合机的要求：具有良好的成球控制能力，具有 100kHz 以上的超声频率，能在低温下
实现精密距焊接，能精确地控制键合引线弧形，键合质量具有良好的重复性等。目前新一
代的键合机都能满足上述要求。
对劈刀的要求：必须具有良好的几何形状，能适应高频键合，以提供足够高的键合强度；
材质好，使用寿命长。
对键合丝的要求：必须具有好的中、低弧度长弧线性能，良好的韧性及抗拉强度。
5．2 倒装焊方式
最近几年，倒装焊技术的应用急剧增长，它与引线键合技术相比，有 3 个特点：
●倒装焊技术克服了引线键合焊盘中心距极限的问题。
●在芯片的电源／地线分布设计上给电子设计师提供了更多的便利。
●为高频率、大功率器件提供更完善的信号。
倒装焊具有焊点牢固、信号传输路径短、电源／地分布、I／O 密度高、封装体尺寸小、可
靠性高等优点，其缺点是由于凸点的制备是在前工序完成的，因而成本较高。
倒装焊的凸点是在圆片上形成的，制成后再进行圆片切割，合格的芯片被吸附、浸入助焊
剂中，然后放置在基片上(在芯片的移植和处理过程中，助焊剂必须有足够的粘度来粘住芯
片)，接着将焊料球回流以实现芯片与基片的互连。在整个加工过程中，工艺处理的是以圆
片、芯片和基片方式进行的，它不是单点操作，因而处理效率较高。
采用倒装焊方式需要考虑的几个相关问题。
5．2．1 基板技术
对倒装焊而言，现在有许多基板可供选择，选择的关键因素在于材料的热膨胀系数
(CTE)、介电常数、介质损耗、电阻率和导热率等。在基板与芯片(一级互连)之间或基板与
PCB 板(二级互连)之间的 TCE 失配是造成产品失效的主要原因。CTE 失配产生的剪切应力
将引起焊接点失效。通常封装体的信号的完整性与基片的绝缘电阻、介电常数、介质损耗
有直接的关系。介电常数、介质损耗与工作频率关系极大，特别是在频率>1GHz 时。当选
择基板时应考虑上述因素。
对倒装焊而言，使用有机物基板非常流行，它是以高密度多层布线和微通孔基板技术为基
础制造的，其特点是有着低的互连电阻和低的介电常数。它的局限性在于：℃在芯片与基
板之间高的 CTE 差会产生大的热失配；℃在可靠性环境试验中，与同类型的陶瓷封装器件
相比，可靠性较差，其主要原因是水汽的吸附。
现有的 CBGA、CCGA 封装采用的基板为氧化铝陶瓷基板，其局限性在于它的热膨胀系数
与 PCB 板或卡的热膨胀系数相差较大，而热失配容易引起焊点疲劳。它的高介电常数、电
阻率也不适用于高速、高频器件。
现已经开发出一种新的陶瓷基板--HITCE 陶瓷基板，它有 3 个主要特点，12．2ppm／℃的
CTE，低的介电常数 5．4，低阻的铜互连系统。它综合了氧化铝陶瓷基板和有机物基板的
最佳特性，其封装产品的可靠性和电性能得以提高。表 3 为陶瓷基板和有机物基板材料特
性的比较。
5．2．2 凸点技术
也许倒装焊技术得以流行是由于现在有各种各样的凸点技术服务。现在常用的凸点材料为
金凸点，95Pb5Sn、90Pbl0Sn 焊料球(回流焊温度约 350℃)，有的也采用 63Pb37Sn 焊料球
(回流焊温度约 220℃焊料凸点技术的关键在于当节距缩小时，必须保持凸点尺寸的稳定
性。焊料凸点尺寸的一致性及其共面性对倒装焊的合格率有极大的影响。
5．2．3 底部填充
在绝大多数的倒装焊产品中都采用了底部填充剂，其作用是缓解芯片和基板之间由 CTE 差
所引起的剪切应力。
6 常规 BGA 封装的成本性能比较
常规 BGA 封装的成本和性能比较如表 4。
7BGA 产品的可靠性
产品的封装可靠性主要取决于封装设计、封装材料的选择和组装工艺。塑封料湿气的吸
附，界面的粘结强度，芯片、引线键合、焊料球接点处的应力是影响器件可靠性的主要因
素。目前所有采用 BGA 封装的产品都能满足以下的可靠性指标：
8 我们的建议
我国的封装技术极为落后，目前仍然停留在 PDIP、PSOP、PQFP、PLCC、PGA 等较为低
档产品的封装上。国外的 BGA 封装在 1997 年就已经规模化生产，在国内除了合资或国外
独资企业外，没有一家企事业单位能够进行批量生产，其根本原因是既没有市场需求牵
引，也没有 BGA 封装需要的技术来支撑。对于国内 BGA 封装技术的开发和应用，希望国
家能够予以重视和政策性倾斜。开发 BGA 封装技术目前需要解决的总是应有以下几项：
℃需要解决 BGA 封装的基板制造精度问题和基板多层布线的镀通孔质量问题；
℃需要解决 BGA 封装中的焊料球移植精度问题；
℃倒装焊 BGA 封装中需要解决凸点的制备问题；
℃需要解决 BGA 封装中的可靠性问题。
9 结束语
封装密度、热、电性能和成本是 BGA 封装流行的主要原因。随着时间的推移，BGA 封装
会有越来越多的改进，性价比将得到进一步的提高，由于其灵活性和优异的性能，BGA 封
装有着广泛的前景。正因为 BGA 封装有如此的优越性，我们也应该开展 BGA 封装技术的
研究，把我国的封装技术水平进一步提高，为我国电子工业作出更大的贡献。
CSP 封装技术
摘要：CSP 技术是最近几年才发展起来的新型集成电路封装技术。应用 CSP 技术封装
的产品封装密度高，性能好，体积小，重量轻，与表面安装技术兼容，因此它的发展速
度相当快，现已成为集成电路重要的封装技术之一。目前已开发出多种类型 CSP，品种多
达 100 多种；另外，SP 产品的市场也是很大的，并且还在不断扩大。但是 CSP 技术、CSP
产品市场是国外的或国外公司的。我们需要开发我们的 CSP 技术，当然，开发 CSP 技术难
度比较大，需要的资金多，因此需要国内多个部门协作，以及国家投入较多的资金。
关键词： 芯片尺寸封装；封装技术；表面安装技术；基片
中图分类号：TN305．94 文献标识码：A
1 前言
CSP(Chip Size Package)，即芯片尺寸封装。它的面积(组装占用印制板的面积)与芯片尺寸
相同或比芯片尺寸稍大一些，而且很薄。这种封装形式是由日本三菱公司在 1994 年提出来
的。对于 CSP，有多种定义：日本电子工业协会把 CSP 定义为芯片面积与封装体面积之比
大于 80％的封装；美国国防部元器件供应中心的 J-STK-012 标准把 CSP 定义为 LSI 封装产
品的面积小于或等于 LSI 芯片面积的 120％的封装；松下电子工业公司将之定义为 LSI 封
装产品的边长与封装芯片的边长的差小于 Imm 的产品等。这些定义虽然有些差别，但都指
出了 CSP 产品的主要特点：封装体尺寸小。
CSP 技术是在电子产品的更新换代时提出来的，它的目的是在使用大芯片(芯片功能更多，
性能更好，芯片更复杂)替代以前的小芯片时，其封装体占用印刷板的面积保持不变或更
小。正是由于 CSP 产品的封装体小、薄，因此它的手持式移动电子设备中迅速获得了应
用。在 1996 年 8 月，日本 Sharp 公司就开始了批量生产 CSP 产品；在 1996 年 9 月，日本
索尼公司开始用日本 TI 和 NEC 公司提供的 CSP 产品组装摄像机；在 1997 年，美国也开始
生产 CSP 产品。目前，世界上已有几十家公司可以提供 CSP 产品，各类 CSP 产品品种多
达一百种以上。
由于 CSP 产品的体积小、薄，因而它改进了封装电路的高频性能，同时也改善了电路的热
性能；另外，CSP 产品的重量也比其它封装形式的轻得多，除了在手持式移动电子设备中
应用外，在航天、航空，以及对电路的高频性能、体积、重量有特殊要求的军事方面也将
获得广泛应用。
2CSP 产品的特点
CSP 是目前最先进的集成电路封装形式，它具有如下一些特点：
℃体积小。在各种封装中，CSP 是面积最小，厚度最小，因而是体积最小的封装。在输入
／输出端数相同的情况下，它的面积不到 0．5mm 间距 QFP 的十分之一，是 BGA(或
PGA)的三分之一到十分之一。因此，在组装时它占用印制板的面积小，从而可提高印制板
的组装密度，厚度薄，可用于薄形电子产品的组装；
℃输入／输出端数可以很多。在相同尺寸的各类封装中，CSP 的输入／输出端数可以做得
更多。例如，对于 40mm×40mm 的封装，QFP 的输入／输出端数最多为 304 个，BGA 的可
以做到 600-700 个，而 CSP 的很容易达到 1000 个。虽然目前的 CSP 还主要用于少输入／
输出端数电路的封装；
℃电性能好。CSP 内部的芯片与封装外壳布线间的互连线的长度比 QFP 或 BGA 短得多，
因而寄生参数小，信号传输延迟时间短，有利于改善电路的高频性能。
℃热性能好。CSP 很薄，芯片产生的热可以很短的通道传到外界。通过空气对流或安装散
热器的办法可以对芯片进行有效的散热；
℃CSP 不仅体积小，而且重量轻，它的重量是相同引线数的 QFP 的五分之一以下，比 BGA
的少得更多。这对于航空、航天，以及对重量有严格要求的产品应是极为有利的。
℃CSP 电路，跟其它封装的电路一样，是可以进行测试、老化筛选的，因而可以淘汰掉早
期失效的电路，提高了电路的可靠性；另外，CSP 也可以是气密封装的，因而可保持气密
封装电路的优点。
℃CSP 产品，它的封装体输入／输出端(焊球、凸点或金属条)是在封装体的底部或表面，适
用于表面安装。
3CSP 的分类
目前，CSP 产品已有 100 多种，封装类型也多，主要有如下五种：
3．1 柔性基片 CSP
柔性基片 CSP 的 IC 载体基片是用柔性材料制成的，主要是塑料薄膜。在薄膜上制作有多
层金属布线。采用 TAB 键合的柔性基片 CSP 产品的典型结构示意图如图 1。
采用 TAB 键合的 CSP，使用周边焊盘芯片。
硬质基片 CSP
硬质基片 CSP 的 IC 载体基片是用多层布线陶瓷或多层布线层压树脂板制成的。采用倒装
片的陶瓷基片 CSP 产品结构示意图如图 2；采用引线键合的树脂基片 CSP 产品的典型结构
示意如图 3。
3．3 引线框架 CSP
引线框架 CSP，使用类似常规塑封电路的引线框架，只是它的尺寸要小些，厚度也薄，并
且它的指状焊盘伸人到了芯片内部区域。引线框架 CSP 多采用引线键合(金丝球焊)来实现
芯片焊盘与引线框架 CSP 焊盘的连接。它的加工过程与常规塑封电路加工过程完全一样，
它是最容易形成规模生产的。引线框架 CSP 产品的典型结构示意图如图 4。
3．4 圆片级 CSP
圆片级 CSP，是先在圆片上进行封装，并以圆片的形式进行测试，老化筛选，其后再将圆
片分割成单一的 CSP 电路。
3．5 叠层 CSP
把两个或两个以上芯片重叠粘附在一个基片上，再封装起来而构成的 CSP 称为叠层 CSP。
在叠层 CSP 中，如果芯片焊盘和 CSP 焊盘的连接是用键合引线来实现的，下层的芯片就要
比上层芯片大一些，在装片时，就可以使下层芯片的焊盘露出来，以便于进行引线键合。
在叠层 CSP 中，也可以将引线键合技术和倒装片键合技术组合起来使用。如上层采用倒装
片芯片，下层采用引线键合芯片。引线键合叠层 CSP 结构示意图如图 5；倒装片键合叠层
CSP 结构示意图如图 6。
4 CSP 产品的封装工艺流程
目前，CSP 产品的品种很多，封装类型也很多，因而具体的封装工艺也很多。不同类型的
CSP 产品有不同的封装工艺，一些典型的 CSP 产品的封装工艺流程如下：
4．1 柔性基片 CSP 产品的封装工艺流程
柔性基片 CSP 产品，它的芯片焊盘与基片焊盘问的连接方式可以是倒装片键合、TAB 键
合、引线键合。采用的连接方式不同，封装工艺也不同。
(1)采用倒装片键合的柔性基片 CSP 的封装工艺流程
圆片→二次布线(焊盘再分布) →(减薄)形成凸点→划片→倒装片键合→模塑包封→(在基片
上安装焊球) →测试、筛选→激光打标
(2)采用 TAB 键合的柔性基片 CSP 产品的封装工艺流程
圆片→(在圆片上制作凸点)减薄、划片→TAB 内焊点键合(把引线键合在柔性基片上)
→TAB 键合线切割成型→TAB 外焊点键合→模塑包封→(在基片上安装焊球) →测试→筛选
→激光打标
(3)采用引线键合的柔性基片 CSP 产品的封装工艺流程
圆片→减薄、划片→芯片键合→引线键合→模塑包封→(在基片上安装焊球) →测试、筛选
→激光打标
4．2 硬质基片 CSP 产品的封装工艺流程
硬质基片 CSP 产品封装工艺与柔性基片的封装工艺一样，芯片焊盘与基片焊盘之间的连接
也可以是倒装片键合、TAB 键合、引线键合。它的工艺流程与柔性基片 CSP 的完全相同，
只是由于采用的基片材料不同，因此，在具体操作时会有较大的差别。
4．3 引线框架 CSP 产品的封装工艺流程
引线框架 CSP 产品的封装工艺与传统的塑封工艺完全相同，只是使用的引线框架要小一
些，也要薄一些。因此，对操作就有一些特别的要求，以免造成框架变形。引线框架 CSP
产品的封装工艺流程如下：
圆片→减薄、划片→芯片键合→引线键合→模塑包封→电镀→切筛、引线成型→测试→筛
选→激光打标
4．4 圆片级 CSP 产品的封装工艺流程
(1)在圆片上制作接触器的圆片级 CSP 的封装工艺流程；
圆片→二次布线→减薄→在圆片上制作接触器→接触器电镀→测试、筛选→划片→激光打
标
(2)在圆片上制作焊球的圆片级 CSP 的封装工艺流程
圆片→二次布线→减薄→在圆片上制作焊球→模塑包封或表面涂敷→测试、筛选→划片→
激光打标
4．5 叠层 CSP 产品的封装工艺流程
叠层 CSP 产品使用的基片一般是硬质基片。
(1)采用引线键合的叠层 CSP 的封装工艺流程；
圆片→减薄、划片→芯片键合→引线键合→包封→在基片上安装焊球→测试→筛选→激光
打标
采用引线键合的 CSP 产品，下面一层的芯片尺寸最大，上面一层的最小。芯片键合时，多
层芯片可以同时固化(导电胶装片)，也可以分步固化；引线键合时，先键合下面一层的引
线，后键合上面一层的引线。
(2)采用倒装片的叠层 CSP 产品的封装工艺流程
圆片→二次布线→减薄、制作凸点→划片→倒装键合→(下填充)包封→在基片上安装焊球
→测试→筛选→激光打标
在叠层 CSP 中，如果是把倒装片键合和引线键合组合起来使用。在封装时，先要进行芯片
键合和倒装片键合，再进行引线键合。
5 开发 CSP 产品需要解决的一些技术问题
5．1 CSP 产品的标准化问题
CSP 是近几年才出现的一种集成电路的封装形式，目前已有上百种 CSP 产品，并且还在不
断出现一些新的品种。尽管如此，CSP 技术还是处于发展的初期阶段，因此还没有形成统
一的标准。不同的厂家生产不同的 CSP 产品。一些公司在推出自己的产品时，也推出了自
己的产品标准。这些标准包括：产品的尺寸(长、宽、厚度)、焊球间距、焊球数等。Sharp
公司的 CSP 产品的标准有如表 1、表 2。
在我国，要开发 CSP 产品，也需要建立一个统一的标准，以便帮助我们自己的 CSP 产品的
开发和应用。
5．2 CSP 产品的封装技术问题
在 CSP 中，集成电路芯片焊盘与封装基片焊盘的连接方式主要有三种：倒装片键合、TAB
键合、引线键合，因此，开发 CSP 产品需要开发的封装技术就可以分为三类。
5．2．1 开发倒装片键合 CSP 产品需要开发的封装技术
(a)二次布线技术 二次布线，就是把 IC 的周边焊盘再分布成间距为 200 微米左右的阵列焊
盘。在对芯片焊盘进行再分布时，同时也形成了再分布焊盘的电镀通道。
(b)凸点形成(电镀金凸点或焊料凸点)技术。在再分布的芯片焊盘上形成凸点。
(c)倒装片键合技术。
把带有凸点的芯片面朝下键合在基片上。
(d)包封技术。
包封时，由于包封的材料厚度薄，空洞、裂纹的存在会更严重的影响电路的可靠性。因
此，在包封时要减少甚至避免孔洞、裂纹的出现。另外，还要提高材料的抗水汽渗透能
力。因此，在 CSP 产品的包封中，不仅要提高包封技术，还要使用性能更好的包封材料。
(e)焊球安装技术。
在基片下面安装焊球。
(f)在开发叠层倒装片 CSP 产品中，还需要开发多层倒装片键合技术。
5．2．2 开发引线键合 CSP 产品需要开发的封装技术
目前，有不少的 CSP 产品(40％左右)是使用引线键合技术来实现芯片焊盘和封装外壳引出
焊盘间的连接的。开发引线键合 CSP 产品需要开发如下一些封装技术。
(a)短引线键合技术
在基片封装 CSP 中，封装基片比芯片尺寸稍大(大 1mm 左右)；在引线框架 CSP 中，引线
框架的键合焊盘伸到了芯片上面，在键合时，键合线都很短，而且弧线很低。而在键合引
线很短时，键合引线的弧线控制很困难。
(b)包封技术
在引线键合 CSP 的包封中，不仅要解决倒装片 CSP 包封中的有关技术问题，还要解决包封
的冲丝问题。
(c)焊球安装技术。
(d)在开发叠层引线键合 CSP 的产品中，还需要开发多层引线的键合技术。
5．2．3 开发 TAB 键合 CSP 产品需要开发的封装技术
(a)TAB 键合技术。
(b)包封技术。
(c)焊球安装技术。
5．2．4 开发圆片级 CSP 产品需要开发的新技术
(a)二次布线技术。
(b)焊球制作技术。
(c)包封技术。
(d)圆片级测试和筛选技术。
(e)圆片划片技术。
5．3 与 CSP 产品相关的材料问题
要开发 CSP 产品，还必须解决与 CSP 封装相关的材料问题。
5．3．1 CSP 产品的封装基片
在 CSP 产品的封装中，需要使用高密度多层布线的柔性基片、层压树脂基片、陶瓷基片。
这些基片的制造难度相当大。要生产这类基片，需要开发相关的技术。同时，为了保证
CSP 产品的长期可靠性，在选择材料或开发新材料时，还要考虑到这些材料的热膨胀系数
应与硅片的相匹配。
5．3．2 包封材料
由于 CSP 产品的尺寸小，在产品中，包封材料在各处的厚度都小。为了避免在恶劣环境下
失效，包封材料的气密性或与被包封的各种材料的粘附性必须良好；有好的抗潮气穿透能
力，与硅片的热膨胀匹配；以及一些其它的相关性能。
5．4 CSP 的价格问题
CSP 产品的价格也是一个重要的问题。目前，CSP 产品的价格都比较贵，是一般产品的一
倍以上。为了降低价格，需要开发一些新工艺、新技术、新材料，以降低制造成本，从而
降低 CSP 的价格。
5．5 组装 CSP 产品的印制板问题
组装 CSP 产品的印制板，其制造难度是相当大的，它不仅需要技术，而且需要经验，还要
使用新材料。目前，世界上只有为数不多的几个厂家可以制造这类印制板。主要困难在
于：布线的线条窄，间距窄，还要制作一定数量的通孔，表面的平整性要求也较高。在选
择材料时还要考虑到热膨胀性能。
5．6 CSP 产品的市场问题
目前，国内的 CSP 市场完全被外国公司和外资企业控制，国内企业产品要进入这个市场也
是相当困难的。要进入 CSP 市场，首先是要开发出适销对路的产品，其次是要提高和保持
产品的质量，还必须要及时供货，并且价格要便宜。
6 关于开发我国 CSP 技术的几点建议
CSP 技术是为产品的更新换代提出来的，该技术一开发成功，就很快用于了产品的生产。
经过短短几年，它就成为了集成电路重要的封装技术之一。而且，该技术还在迅速发展。
近几年，CSP 产品的产量增长很快，预计在今后的几年，还将高速增长。在 2002 年，CSP
产品的产量已达到 50 多亿只，接近 BGA 的产量，年产值已达 20 多亿美圆。近几年 CSP
产品的统计和近两年 CSP 产品预测情况如表 3：
从表中可以看出，CSP 产品的增长速度是很快的，并且，它是以取代其它集成电路封装形
式占领市场的。目前的 PC 市场容量达一千亿只，CSP 产品仅占有 IC 市场的二十分之一。
随着 CSP 技术的进一步开发，它会越来越多的取代其它的产品而占领更多的市场份额。
在我国，CSP 的市场(手机、掌上电脑、薄型电脑等等)很大。但是，这个市场目前完全被
国外公司和外资公司占据。随着 CSP 产品应用范围的进一步扩大，市场还将增大。如果我
们自己有 CSP 技术，我们就可以在国内的市场上占有一席之地。为了国家，为了民族，我
们应该开展我们的 CSP 技术。
但是，开发 CSP 技术，困难很多，它涉及的范围宽、技术难度大。因此，要开发 CSP 技
术，需要有一批单位协同动作，还需要有足够的资金。为此，我们有如下几点建议：
6．1 建立 CSP 技术推进协会
CSP 技术是一项系统技术，它涉及封装材料、封装工艺、应用材料、应用工艺等，为了完
成 CSP 技术的开发，需要材料研究部门、材料制造部门、封装研究部门、CSP 产品应用部
门、印制板制造部门等相关的各个部门协同努力。为了协调这些部门的开发研究工作，需
要有一定的组织形式。建立 CSP 技术堆进协会(或其它的组织形式)应是一种可行的办法。
推进协会主要是领导、推动、协调、检查各部门的研究工作，以期加快 CSP 的开发研究和
推广应用，使我国 CSP 产品的生产质量和能力得到迅速提高，从而可生产出高质量、高可
靠性的 CSP 产品，满足国内市场及军事方面的应用。
6．2 建立 CSP 技术重点研究室
为了开发 CSP 技术，可建立一定数量的 CSP 技术研究室；模塑包封材料研究室、柔性基片
材料研究室、高密度树脂基片研究室、高密度多层布线陶瓷基片研究室、CSP 产品封装研
究室、高密度印制板研究室、CSP 产品组装研究室、CSP 标准化研究室、CSP 产品可靠性
研究室等。而且，一种类型的研究室应有两个以上，以使研究室之间互相竞争和互相促
进，从而可保证和加快 CSP 技术的开发和应用。
6．3 需要国家投入足够的资金
CSP 技术，是一项有一定难度的高新技术。有一些技术是我们现在就有的，但需要提高；
有一些技术是我们现在还没有的，需要开发。并且，要实现这些技术，都需要购买先进的
设备，而这些设备都比较贵。另外，在进行技术开发时，需要投入一定的人力和物力；再
进行试验时，要消耗材料、能源，一部分试验还要在另外的单位进行。而且，在技术开发
时，还是冒失败的风险。在开发 CSP 技术中，需要的所有资金由开发单位承担，目前还不
现实，因此需要国家投入资金，以扶持 CSP 技术的开发。
6．4 选择合适的 CSP 代表研究品种
由于 CSP 的封装种类多，封装工艺也多，要开发各种封装工艺现在还不可能，也没有必
要。因此，要选择好研究的 CSP 的代表品种。在一种或几种工艺开发完成后，再开发另外
一些封装工艺。
7 结束语
我国的集成电路封装，从上世纪 60 年代末期到现在，经历了金属圆管壳→扁平陶瓷管壳→
双列陶瓷管壳、双列塑封→陶瓷 QFP 管壳、塑料 QFP→陶瓷、塑料 LCC→陶瓷 PGA 管壳
的封装，目前正在进入 BGA、μBGA、CSP 的封装阶段。从集成电路的金属圆管壳封装技
术的开发和应用开始，我国的封装技术人员就付出了辛勤的劳动，才使我国的封装技术达
到了现在的水平。但是封装技术的进步，除了封装技术人员的努力外，还离不开各级领导
的关心和支持，也离不开国家的大力投资。要开发我国的 CSP 封装技术，也需要各级领导
的关心和支持，更需要国家在经济方面的大力支持。
微型 BGA 与 CSP 的返工工艺
包装尺寸和锡球间距的减少，伴随 PCB 上元件密度的增加，带来了新的装配与返工的挑
战。
随着电子装配变得越来越小，密间距的微型球栅列阵(microBGA)和片状规模包装
(CSP)满足了更小、更快和更高性能的电子产品的要求。这些低成本的包装可在许多产品
中找到，如：膝上型电脑、蜂窝电话和其它便携式设备。包装尺寸和锡球间距的减少，伴
随 PCB 上元件密度的增加，带来了新的装配与返工的挑战。如果使用传统的返工工艺而
不影响邻近的元件，紧密的元件间隔使得元件的移动和更换更加困难，CSP 提供更密的引
脚间距，可能引起位置纠正和准确元件贴装的问题，轻重量、低质量的元件恐怕会中心不
准和歪斜，因为热风回流会使元件移位。本文描述的工艺是建立在一个自动热风系统上，
用来返工一些 microBGA 和 CSP 元件。返工元件的可靠性和非返工元件的可靠性将作一
比较。
工艺确认
本方案的目的是检验工业中流行的 microBGA 和 CSP 的标准 SMT 装配和返工工艺。
最初的 CSP 装配已在工业中变得越来越流行，但是元件返工的作品却很少发表。由于小
型元件尺寸、减少的球间距和其它元件的紧密接近，对板级返工的挑战要求返工工艺的发
展和优化。本研究选择了几种元件(表一)。这些元件代表了各种输入/输出(I/O)数量、间距
和包装形式。
内存芯片包装通常是低 I/O 包装，如包装 1、2 和 4。通常这些包装用于双面或共享通
路孔的应用。包装 3，有 144 个 I/O，典型地用于高性能产品应用。所以 CSP 都附着有锡/
铅(Sn/Pb)共晶焊锡球，其范围是从 "到 "。所有包装都缝合以允许可靠性测试。
为装配准备了两个测试板设计。一个设计是标准的 FR-4 PCB，表面有用于线出口的
"dogbone"焊盘设计。第二个设计使用了表层电路(SLC, Surface Laminar Circuit)技术*，和
为线出口使用捕捉照相通路孔设计，而不是 dogbone 设计。板是 1 mm 厚度。图一所示为
典型的 144 I/O 包装的焊盘形式。
试验程序
该返工工艺是在一台带有定制的偏置底板的热风返工工具**上完成的：
使用 BGA 喷嘴热风加热 适于小型 microBGA 和 CSP 返工的低气流能力,在定制偏置
底板上对板底面加热,计算机控制温度曲线,校正的视觉系统,自动真空吸取和元件贴装. 接
下来的特殊工业流程是典型的用于 BGA 返工的。用热风喷嘴加热元件到焊锡回流温度，
然后拿走。板座上的焊锡使用焊锡真空工具移去，直到座子平坦。然后座上上助焊剂，新
的元件对中和贴装，焊锡回流焊接于板上。
要求作出元件移去和重新贴装的温度曲线。曲线参数必须符合锡膏制造商推荐的回流
温度和保温时间。返工的每个元件座单独地作曲线，由于板面吸热的不同，内层和相邻元
件的不同。以这种方式，将过热或加热不足或焊盘起脱的危险减到最小。一旦得到温度曲
线，对将来所有相同位置的返工使用相同的条件。由于一个修正的回流工艺，开发出元件
取下和元件回流贴附的分开的工艺步骤。图二所示，是使用返工工具的减少流量能力(50
SCFH)的温度曲线例子。图三所示，是使用正常空气流量设定(90 SCFH)的对较大元件的
温度曲线。
对取下元件，工具的偏置底板设定到 150°C，以均匀地加热机板，将返工位置的温度
斜率减到最小。(大的温度斜率可能引起局部板的翘曲。)板放于框架的对中定位销上，支
持高于底板面 "。支持块粘贴于板返工座的背面，以加热期间防止翘曲。板被覆盖并
加热到 135°C 温度。
返工工具使用无力移动技术来从板上移去元件。当过程开始，真空吸取管降低来感应
元件的高度，然后升到特定的高度进行加热过程。当元件达到回流温度，真空吸嘴降低到
预定高度，打开真空，移去元件而不破坏共晶焊锡接点。丢弃取下的元件，加热板上的下
一个点。
元件移去后接下来是座子修饰。这个是使用返工工具的自动焊锡清道夫来完成的。板
放在偏置底板上，预热到大约 130°C。返工座在开始过程前加助焊剂。焊锡清道夫对 SLC
预热到 420°C，对 FR-4 预热到 330°C，检查板的高度，然后一次过横移过焊盘的每一
排，当其移动时把焊锡吸上到真空管。反复试验得出对较小元件座的焊锡高于板面
"，对较大元件座 "。使用异丙醇清洁座，检查是否损坏。典型的可避免的观察
是焊锡污斑和阻焊的损坏。
元件贴放和回流步骤如下进行。板预热到 135°C，使用无麻刷擦过板面来给座加助焊
剂。助焊剂起着将元件保持在位和回流前清洁焊盘表面的作用。使用返工工具的分离光学
能力来将元件定位在板，完成元件贴装。
元件贴装后，真空吸取管感觉元件高度，向上移到预定高度。这允许吸取管保持与热
风喷嘴内面的元件接触，当热风预热步骤开始时保持元件在位置上。跟着预热保温后，吸
取管向上移动另外 "或 "，以防止焊锡回流期间元件倒塌。
结果与讨论
为了成功的 CSP 元件移动和更换，过程调整是需要的。在峰值温度，真空吸取管要
降低到元件表面，损坏焊接点和溅锡到板上周围区域。尽管返工工具据说是使用无力移动
技术，元件上轻微的压力足以损坏一小部分的共晶焊接点。板也看到去向上翘曲，使情况
恶化。为了防止这个，在移去步骤中增加额外的高度，使得真空吸取管在移去时不会压缩
焊接点。
自动元件座清理工艺成功地使焊盘上的焊锡变平。这个步骤是关键的，因为焊盘必须
平坦以防止贴装时的歪斜。留下的焊锡覆盖层在任何焊盘上典型地小于 "高。图四是
在元件移去和座子清理后的典型的元件座的一个例子。
元件贴放和回流是最困难的。在给座子上助焊剂后，贴放元件和回流座子，通常元件
会偏斜。在不同情况下，元件锡球在板上焊盘内熔湿不均匀。人们相信，元件太轻，在热
风喷嘴内移来移去。这种现象甚至发生在返工工具所允许的低气流量情况。为了防止元件
移动，返工工具设定程序，在贴装之后把真空吸取管留在元件顶上，直到通过温度曲线的
预热部分。当回流周期开始时，真空管回轻轻缩回，允许元件熔湿焊盘而不损坏焊接点。
这个方法使用很好，但有一些缺点。回流期间，元件上的吸取管的高度和重量有时会造成
锡桥。真空吸取管似乎也会降低 BGA 的自对中能力。
面对的另一个问题是板的翘曲。因为板很薄，翘曲是一个很大的关注。使用特殊的支
持块来防止翘曲，在每个步骤，板被预热以减少可能引起翘曲的温度差。尽管如此，还有
问题。板会在高度读数的压力下向下弓，随后在加热过程中向上翘曲。这意味着，不得不
在每一步中增加额外的高度。甚至这还不足够。相同的拆卸参数会破坏拆卸中的元件，并
且还不精确到足以拆卸另一块板上的相同位置的元件。
另外，使用的板的上助焊剂技术招徕问题；它是很主观的，一个技术员与另一个技术
员差别很大。太多的助焊剂产生一层液体，回流期间 CSP 元件可能漂移。同时，太少助
焊剂意味着当热空气第一次开动时，没有粘性的东西来保持元件在位置上。较近的论文指
出，只对 BGA 本身而不是板的焊接点上助焊剂改进了返工工艺的效率。最终返工焊接点
与非返工焊接点是可以比较的。
可靠性
装配的测试板进行从-40°C 到 125°C 和从 0°C 到 100°C 的加速温度循环(ATC,
accelerated temperature cycling)试验。也进行绝缘电阻(IR, Insulation resistance)测试。对任
何的包装都没有发现 IR 失效。包装 4 有早期 ATC 失效(100~200 个周期，-40°C~125°C)，
后来发现，该包装的供应商由于可靠性问题没有继续该包装。包装 1~3 在 0°C~100°C 的测
试中表现良好(大多数情况经受大于 1000 次循环)，而-40°C~125°C 的试验有混合的结果。
这个温度循环范围可能太进取一点。包装 1 和 2 的返工元件的循环寿命比非返工元件稍微
低一点，而包装 3 具有可比较的循环寿命。
结论
MicroBGA 和 CSP 元件可用传统的热风返工工艺进行返工。为得到高效率，返工工艺
参数的调节是需要的。因为 CSP 元件小型，重量轻，要求对热风流量和真空吸管高度的
调节以避免元件对不准或元件损坏。使用优化的返工工艺返工的元件，保证了另外的可靠
性测试。
实现 CSP 技术：一个新产品介绍的受控方法
现在，OEM 会看好这样的合约制造商 CM，如果它有能力对元件包装的挑战作迅速
的反应，特别是当涉及到新的，诸如 CSP 有关的装配技术实施的时候。
为了成功实施一项新的元件包装技术，如芯片规模包装，有必要标识设计边缘条件，特
征化工艺性能和实施过程控制机制。目的是认识到变化的挑战和根源。诸如 SMT 工具设
计、金星膏附着、自动元件贴装和回流通渠道焊接等工艺是关键特征。这里要谈的是应
用于第二类 PCMCIA 装配的新产品介绍，该装配在闪存器应用中使用了 CSP 技术。
测试载体
设计一个试载体，用来研究将 CSP 技术在生产中实施的各种装配和材料处理有关的事
宜，和预期顾客的要求。载体的基本结构代表使用 CSP 的预期产品等级，。由于相对较
小的包装附着点或焊盘，平面抛光处理是最适合的。
对一个更稳定的装配过程，考虑三种基本的表面处理方法：浸金、浸白锡*和有机可焊性
保护。虽然镀锡电路板用于 CSP 也有有限的成功之例，但从热空气灶锡均匀工艺得到的
焊锡厚度的正常差异相对于 CSP 特征尺寸是非常大的。
选择两个印刷电路板供应商来制造测试载体。所有附着点都是非阻焊的、或金属的定义
的。使用测试载体的优点是：
它代表一个中性的存在，允许对关键变量的处理，如表面处理、电路层结构和供应商，
这样可以研究对一个完整的电气设计不大可能的变量。当寻求特征化板级连接的品质
时，菊花链式的连续性模式是所希望的，因为测试模型相对不贵，而且已经可用作评
估。
一个有少量电镀通孔的双层测试载体是更有成本效益的。事实上，使用中性板设计，许
多供应商都会提供测试载体样板，来参与他们认为将产生潜在生产批量生意的资格测
试。
由于设计变化和经济宽容度，可以迅速而经济地完成多元设计试验，留下更多的时间作
工艺开发。在知识转换成生产工艺期间，成功的机会增加。在这种情况下，到的知识直
接转换成带有 CSP 的第二类 PCMCIA 卡的模型、预生产和正式生产。本文描述试验设计
之一的重点部分。
试验方法与结果
装配工艺开发中的 CSP。选择一个 µBGA***来开发 CSP 装配工艺。计划用于生产的
CSP 在几何形状上与 µBGA 相似，但有这些例外：内部芯片到包装的连接、内边器基底
材料和两上额外的焊锡球或 I/O。
测试载体的获得与来料检查。测试载体样品是来自两个具有可比较的 PCB 制造能力的供
应商；接到板后测量尺寸的完整性。除了对关键板的尺寸视觉检查之外，也使用 X 光荧
光机器测量浸金表面处理板的金阻挡层金属的厚度。检查表明测试载体的浸金与镍的厚
度是所希望的。对于有机可焊性保护表面处理，合约供应商几乎没有可能进行来料的覆
盖或厚度均匀性的品质控制。这是因为 OSP 是有机化学物，不能用现在主流的 PCB 检查
工具如 X R F 来测量。浸白锡涂层是通过截面法和第三方法室进行的顺序电气化学减少
分析法来测量的。
焊锡沉淀和模板设计。选择一个 DOE 方法来决定最佳的焊锡沉淀工艺设定和模板设计。
用来优化模板印刷机的设定，如刮刀速度和压力、断开、和断开延时。第二个 DOE 是用
来解决关键的模板设计特性，如开孔尺寸、形状、模板厚度和锡膏。对分析的简单性和
过程反应的敏感性，进行一个四因素、两级全因子。
对后者分析研究的唯一要考虑的因素是模板厚度、开孔尺寸与形状。使用桌上型激光扫
描显微镜对每一种因素组合的五块板和每块板上总共 20 个锡膏高度进行测量。在测量锡
膏高度同时，通过 2-D 印刷后检查相机和软件决定截面上锡膏沉淀区域或焊盘覆盖范
围。通过表征锡膏高度与 2-D 锡膏覆盖范围的结合，有代表性的锡膏沉淀体积可计算出
来。
使用一个评分的线性模型；评分系统内的分等级是基于被观察的试验变量，累加的或印
刷性能分数是锡膏偏离和覆盖区域分数的总和。作为参考，每个条件的目标焊锡高度为
模板厚度加上 。
因素表的分析揭示了模板设计内两个最重要的因素就是开孔尺寸和模板厚度。这直观上
是基于模板纵横比对锡膏释放影响的一般经验。在这种情况中，最好的锡膏释放、印刷
定义和锡膏量是在使用 厚的模板、 方形开孔和免职洗锡膏时观察到的。相应
的纵横比为 ，面积比为 ， 这些值都分别比所希望的 和 的最小值较大。对
开孔形状和锡膏化学成分的不同反应都在试验不确定因素的边界内。
免洗锡膏的释放性能提高，显然是由于它对湿度变化的抵抗力。随着工作环境湿度变
小，水基化学物趋于变干燥。免洗助焊剂载体是不会如此容易受影响的，因为它们不依
靠有机酸作助焊剂活性剂。至于开孔形状的影响，通过使用圆形开口，面积比变为不适
宜的 ，而使用方形开口时为 。
交收到的所有装配在测试载体上的 CSP 都是放在托盘内的。用一个柔性贴装平台将元件
贴放于一个玻璃平板上。用测试载体把元件贴装拧到所希望的精度水平，该玻璃平板被
用来确定机器贴装的精度和可重复性水平。玻璃平板的设计使得 µBGA 之上的锡球对应
于玻璃平板表面的电镀目标 7。后者用“粘性的”胶带覆盖，以提供 CSP 的暂时的附着
力。在贴装之后，玻璃平板被翻转，在高倍放大镜下观察 CSP 的锡球对目标的对齐。
在贴装大约 35 个 µBGA 之后，发现相应的位置精度在 60µm 之内。正如制造商 所标出
的。观察到过程能力指数为 ，表示在建立控制之后，在研究的过程条件下可得到一个
稳定的过程。
通过在 FR-4 测试载体上贴放 µBGA，进一步特征化元件贴装。锡膏在贴装之前丝印在载
体上，在传送到回流之前，通过发射 G 光检查证实元件的定位。
回流焊接使用八个温区的对流式回流焊接炉。炉的加热长度是 98 一代上可选的冷却区用
于回流焊接分析。炉也装备有封闭循环的静压控制，以保持气室内每个区的对流速度。
由于 CSP 元件相当于生产装配上那些周围 SMT 元件质量较小，板面的空气流速度必须
控制到在焊接之前元件的干扰最小。锡膏的粘性是唯一用于保持元件位置的。保持和控
制板面上空气流速度证明是一个无价的 CSP 装配工具。
选择用于装配的温度曲线应容纳锡膏的特性，如助焊剂载体与合金、CSP 锡球合金、最
脆弱的元件最高温度和推荐的升温斜度。虽然 CSP 是最脆弱的元件，但最大温度为
225℃是工艺所希望的。加一个关键的温度曲线参数是每秒 3℃-4℃的温度上/下变化。为了
达到准确的焊锡熔湿和锡球陷落，液相线以上 60~90 秒的时间是所希望的。
时间温度回流曲线是使用数据采集系统和板上热电偶附着来获得的。通过从板的背面钻
穿，将热电偶附着于所希望的位置，用高温焊锡合金焊接于 CSP 锡还需上。另外，通过
在附着点使用一点热固胶来达到对热电偶线的应力释放。
为了特征化回流的品质使用 X 光检查焊接点内的空洞、锡桥或短路、和陷落不良的锡
球。为保证回流效率，样品准备用于破坏性分析和焊接点完整性的截面检查。注意对附
着座各边的积极的熔湿表示锡球达到一个可接受的温度，来熔湿焊盘和形成机械的与电
气的连接。在放大镜下，锡球与附着座之间的交互绑接区域有平滑的和连续的金属熔合
层，显示焊锡与铜焊盘之间有适当的冶金反应。金属熔合层表示焊锡附着座上面的保护
涂层，不管是浸金和锡情况下的无机物，还是 OSP 使用的有机物，都不妥协，出现可焊
接的表面。
最后，除了分析锡球对板的介面，还要检查锡球对包装的介面，以保证包装级的回流过
程不使包装级的连接打折扣。
知识转化
在试验载体上的 µBGA 的装配试之后，为电路板、SMT 工具设计、元件贴装、回流焊接
和检查所决定的参数被转换到使用 CSP 的第二类 PCMICA 卡的装配中。后者是用于闪存
器的元件包装，它成功地满足了小型、轻便、高密度的装配要求。在产品原型与新产品
介绍的生产准备阶段，在开发期间得出的过程参数被检查和确认，用于稳定的装配过
程。PCMCIA 卡有其它的元件可能会要求更多的焊锡， 厚度的模板供应有到。类似
地，一个周围元件具有电镀端子，可能要求稍微较高的回流曲线温度。
最后，只要求在开发阶段建立的极端过程变化。即可生产出高品质的产品，在预期的成
本内准时发货。
谈 CSP 封装器件的返修工艺流程
The Repair Flow Chart of CSP Components
摘要球栅列阵封装技术，简称 BGA 封装，早在 80 年代已用于尖端军备、
导弹和航天科技中，它对于电子设备的微型化和多功能化起到决
定性作用。随着半导体工艺技术的发展，近年来
广泛地使用到 BGA 封装 IC 元件，领导这一发展趋势的芯片级封装
(CSP)在今天已开始得到广泛应用，随之而来对于 CSP 封装器件的
返修更显重要关键词集成电路 封装技术
随着光电、微电制造工艺技术的飞速发展，一些高端电子产品为了满足电子设备更小、
更轻和更便宜的要求，制造商们也开始改变其应用电路中芯片元件的封装形式，越来越
多地采用精密组装微型元器件，如倒装芯片等。然而在实际组装中，即使实施最佳装配
工艺也还是会出现次品需要返修，此时应如何采用正确的返修系统，使返修工作具有更
高的可靠性、重复性和经济性是摆在我们面前的重要话题。
多年来，尽管印刷线路板(PWB)的装配自动化和制造工艺一直在为满足封装技术的要求
而努力，但是 100%成品率仍然是一个可望不可及的目标；不管工艺有多完美，总是存在
着一些制造上无法控制的因素而产生出不良品。PWB 装配厂商必须对废品率有一定的预
计，产量的损失可以用返修来弥补，通过返修挽回产品的价值而不至于使其成为一堆废
品。
一般而言，返修常被看作是操作者掌握的手工工艺，高度熟练的维修人员可以使修复的
产品完全令人满意。然而新型封装对装配工艺提出了更新的要求，对返修工艺的要求也
在提高，此时手工返修己无法满足这种新需求。
集成电路封装技术的趋势
集成电路封装的发展大大增加了元件的 I/O 密度，改进了电气性能和散热性，从 DIP、
TSOP 到 BGA，在 BGA 技术开始推广的同时，另外一种从 BGA 发展来的 CSP 封装技术
正在逐渐展现它生力军本色。CSP，全称为 Chip Scale Package，即芯片级封装的意思。
作为新一代的芯片封装技术，在 BGA、TSOP 的基础上，CSP 的性能又有了革命性的提
升。可以说 CSP 技术的诞生，为 DDR 内存时代出现的高速度、大容量、散热等问题提
出了相应的解决方案，不言而喻，该技术将取代传统的 TSOP 技术及 BGA 技术，成为未
来集成电路发展的主流技术。CSP 最早用在小型便携式产品中，由于体积和电性能方面
的原因它的应用正在增长，预计 2003 年 CSP 的使用量将超过 20 亿片。（图 1)
事实上 CSP 可以是任何封装形式，但它的面积不能大于 IC 裸片的 倍(否则就不能称
为芯片级封装)。目前已有很多 CSP 设计采用了多种互连技术，其中最有名的可能就是
BGA，它由 Tessera 公司开发并拥有专用许可权。倒装芯片是另外一种技术，它也具有很
小的封装尺寸和良好电气性能。这种封装在 IC 上直接安放互连凸焊点(另外一种使用导
电胶的互连凸焊点技术不属于本文讨论范围)，将 IC 面向下放在线路板中，然后用回流
焊焊在板子的焊盘上。倒装芯片焊盘尺寸可小至 ～，增加了对位难度，而且其
焊球很小，只允许板子有很小扭曲，因此返修工艺必须有足够精确的放置性能，并保护
板子在加热时不会产生扭曲。
CSP 封装器件返修工艺流程
1、元件的拆卸
返修的第一步是将线路板上的故障元件取走，将焊点加热至熔点，然后小心地将元件从
板上拿下。加热控制是返修的一个关键因素，焊料必须完全熔化，以免在取走元件时损
伤焊盘。与此同时，还要防止板子加热过度，不应该因加热而造成板子扭曲。
℃线路板和元件加热
----先进的返修系统采用计算机控制加热过程，使之与焊膏制造厂商给出的规格参数尽量
接近，并且应采用顶部和底部组合加热方式(图 2)。
----底部加热是用以提高板子的温度，而顶部加热则用来加热元件。元件加热时有部分热
量会从返修位置传导流走，而底部加热则可以补偿这部分热量而减少元件在上部所需的
总热量，另外使用大面积底部加热器可以消除因局部加热过度而引起的板子扭曲。可以
用三种方法对板子加热，即传导、对流和辐射。传导加热时热源与板子相接触(例如用电
热板)，这对背面有元件的线路板不适用；辐射法使用红外(IR)能，它要实用一些，但由
于板上各种材料和元件对红外线吸收不均匀，故而也影响质量；对流加热被证明是返修
和装配中最有效和最实用的技术。
----元件加热(或称顶部加热)一般采用对流热气喷嘴，仔细控制顶部加热使元件均匀受热
是极为重要的，特别是对小质量元件尤为关键(图 3)。
在这个过程中还有很重要的一点是要避免返修工位附近的元件再次回焊，喷嘴喷出的热
气流必须与这些元件隔离，可以在返修工位周围的元件上放一层薄的遮板或者掩膜。掩
膜技术虽然比较麻烦费时，但是实际效果相当好。
℃加热曲线
----加热曲线应精心设置，好的加热曲线能提供足够但不过量的预热时间，用以激活助焊
剂，时间太短或温度太低都不能做到这一点。先预热然后使焊点回焊，正确的回流焊温
度和高于此温度的停留时间非常重要，温度太低或时间太短会造成浸润不够或焊点开
路，温度太高或时间太长则会产生短路或形成金属互化物。
----设计最佳加热曲线是一个乏味的过程，最常用的方法是将一根热电偶放在返修位置焊
点处，工艺工程师先推测设定一个最佳温度值、温升率和加热时间，然后开始试验并把
测得的数据记录下来，将结果与所希望的曲线相比较，根据比较情况进行调整。这种试
验和调整过程必须重复多次，直至获得理想的效果。
℃工位准备
在加热曲线设定好后，就可准备取走元件，返修系统应保证这部分工艺尽可能简单并具
有重复性。加热喷嘴对准好元件以后即可进行加热，一般先从底部开始，然后将喷嘴和
元件吸管分别降到板子和元件上方，开始顶部加热。加热结束时元件吸管中会产生真
空，吸管升起将元件从板上提走。在焊料完全熔化以前吸起元件会损伤板上的焊盘，"零
作用力吸起"技术能保证在焊料液化前不会取走元件。完成这一步后，取走的元件被自动
放入元件容器中。（图 4）
2、焊接表面的预处理
在将新元件换到返修位置前，该位置需要先做预处理，预处理包括两个步骤：除去残留
的焊料和添加焊膏或助焊剂。
除去焊料：除去残留焊料可用手工或自动方法，手工方式的工具包括烙铁和铜吸锡线，
不过手工工具用起来很困难，并且小尺寸 CSP 和倒装芯片焊盘也很容易受到损伤。
自动化焊料去除工具可以非常安全地用于高精度板的处理(图 5)，有些清除器是自动化非
接触系统，使用热气使残留焊料液化，再用真空将熔化的焊料吸入一个可更换过滤器
中。清除系统的自动工作台一排一排依次扫过线路板，将所有焊盘阵列中的残留焊料除
掉。对板子和清除器加热要进行控制，提供均匀的处理过程以避免板子过热。
添加焊膏：CSP 和倒装芯片的返修很少使用焊膏，只要稍稍使用一些助焊剂就足够了。
在大批量生产中，一般用元件浸一下助焊剂，而在返修工艺中则是用刷子将助焊剂直接
刷在板上。焊膏一般用于 BGA，涂敷的方法可以采用模板或可编程分配器。许多返修系
统都提供一个小型模板装置用来涂敷焊膏，这种方法可使用多种对准技术，包括元件对
准光学系统。
在板子上使用模板是非常困难的，并且不太可靠。为了在相邻的元件中间放入模板，模
板尺寸必须很小，除了用于涂敷焊膏的小孔就几乎没有空间了，由于空间小，因此很难
涂敷焊膏并取得均匀的效果。设备制造商们建议多对焊盘进行检查，并根据需要重复这
一过程。
现在有一种工艺可以替代模板涂敷焊膏，即用元件印刷台直接将焊膏涂在元件上，这样
不会受到旁边相邻元件的影响，该装置还可在涂敷焊膏后用作元件容器，在标准工序中
自动拾取元件。焊膏也可以直接点到每个焊盘上，方法是使用线路板高度自动检测技术
和一个旋转焊膏挤压泵，精确地提供完全一致的焊膏点。
3、新元件的安装
取走元件并对线路板进行预处理后，就可以将新的元件装到板上去了。制定的加热曲线
(同上面方法一样)应仔细考虑避免板子扭曲并获得理想的回流焊效果，现在自动温度曲线
制定软件可以作为一种首选的技术。
℃元件对位
新元件和板子必须正确对准，对于小尺寸焊盘和细间距 CSP 及倒装芯片元件而言，返修
系统的放置能力必须要能满足很高的要求。放置能力由两个因素决定：精度(偏差)和准确
度(重复性)。一个系统可能重复性很好，但精度不够，只有充分理解这两个因素才能完全
了解系统的工作原理。重复性是指在同一位置放置元件的一致性，然而一致性很好不一
定表示放在所需的位置上；偏差是放置位置测得的平均偏移值，一个高精度的系统只有
很小或者根本没有放置偏差，但这并不意味放置的重复性很好。
返修系统必须同时具有很好的重复性和很高的精度，以将器件放置到正确的位置。对放
置性能进行试验时必须重现实际的返修过程，包括所有三个步骡：从元件容器或托盘中
拾取元件、对准以及放置元件。
℃元件焊接
返修工艺选定后，板子就像取元件时一样放在工作台上，元件放在容器中，然后对板子
定位以使焊盘对准元件上的焊球。对位完成后元件自动放到板上，放置力反馈和可编程
力量控制技术可以确保正确放置，不会对精密元件造成损伤。
小质量元件在对流加热过程中可能会被吹动而不能对准，一些返修系统用吸管将元件按
在位置上防止它移动，这种方法在定位元件时需要有一定的热膨胀余量。元件对准时不
能存在表面张力，该方法很容易把元件放得太靠近线路板(短路)或者太离开线路板(开
路)。
为了防止元件在回流焊时移动的一个好方法是减小对流加热的气流量，一些返修系统可
以编程设置流量，按工艺流程要求降低气流量。最后喷嘴自动降低开始进行加热，自动
加热曲线保证了最佳加热工艺，系统放置性能则确保元件对位准确。放置能力和自动化
工艺结合在一起可以提供一个完整且一致性好的返修工艺。 小结
即使采用最佳装配工艺，CSP 和倒装芯片的返修工作还是有存在的必要性。使用正确的
返修系统可以使返修工艺具有很高的可靠性、重复性和经济性，返修系统必须能提供足
够的放置性能并具有良好的加热控制能力。采用自动化加热流程可节省设定的时间，提
供最佳加热曲线，为了保证工艺具有重复性，返修系统还必须易于使用且具有较高自动
化程度。
有关细间距印刷的几点体会
尽管目前电子组装技术出现了诸如 BGA、DCA，CSP 等新形式，但 QFP 仍将在一
定时期内占据相当份额，随着 MST 技术的飞速发展，QFP 管脚间距由原先的
逐渐向 发展，尽管 间距的 QFP 也有厂家贴装过，但实际 在
众多工厂中应用更为普遍。下面仅就我们公司在 间距 QFP 生产过程中有关印刷
方面出现的部分问题做一些探讨。
一、 刮刀的因素
刮刀一般为金属和橡胶两种，金属刮刀印刷的效果较好，但对模板磨损较大，在应用过
程中一定要注意压力、PCB 的平整度等参数合适，否则极易磨损模板橡胶刮刀的优点是
适应面较广，缺点则是磨损较快，需要定期检查，如发现有磨损则应及时打磨或更换。
在印刷 间距 FQP 的过程中我们采用橡胶刮刀，原因网孔之间的距离小稍有不慎
极易损伤模板，一般情况为印刷 5000 次更换或打磨（经验数据，每个生产厂家应视具
体情况而定），每天对刮刀进行检查（可采取观察刮过的锡膏遗留痕迹或直接检查
棱。）
另外，目前已新出现了新的刮刀形式：如 DEK 公司的 ProFLOW 刮刀组，此种刮刀组的
最大优点是速度快；而 MPM 公司的“流变泵”技术最大的优点则为节约锡膏，减少氧化
并防止由于锡膏量少的问题而造成漏印。
二、 模板的因素
1、 制作种类及分别的特性
模板的制作一般有如下几种方式：一是蚀刻，即是采取化学腐蚀的方法将对应焊盘的部
分腐蚀掉，这种制作方式的优点是价格较低，缺点是网孔的边缘有毛刺，锡膏有易脱
模， 间距的 PCB 印刷一般不采取此种方式；二是采用激光，这种制作方式优点
是网孔的边缘垂直度较好，锡膏易脱模，而且价格也适中，目前大部分生产细间 QFP
的厂家大多采用此种模板；三是采用电铸方式，此种的方法的优点是网孔的边缘基本无
毛刺，锡膏的锐模性最好，缺点是价格高。我们在生产 间距 QFP 过程中采用的
是激光模板。
2、 清洗的方式
我们在生产过程中发现对模板的清洁方式和清洁频率直接影响印刷质量的好坏，目前我
们采用酒精清洗和用压缩空气吹两种方式相结合对模板进行清洁，方式如下：
根据我们生产的具体情况，一般在生产 10~20 块 PCB 后应对模板进行清洗：先用洁净
的纱布蘸取适量的酒精进行两面擦试，然后用气枪由底向上吹（反之则易污染 PCB），
最后再用干布擦试干净。其中要注意的问题是酒精不要用的太多，否则模板底部残留少
量酒精，与 PCB 接触时浸润 PCB 焊盘，使焊般对锡膏的黏着力下降，造成印刷锡膏过
少。另外也要注意气压不要过大，否则容易造成 QFP 的管脚开孔处变形。
三、 定位
1、 支撑
一般在购入印刷设备时随机携带的支撑夹具为支撑销，在一般的生产过程中支撑销能够
满足印刷支撑的要求，但对于 PCB 较薄的产品来讲，此类支撑方式易造成印刷时 PCB
变形，从而使 PCB 在脱离模板时锡遗留在孔内造成形成印刷不良，针对此种状况，我
们专门制作了相应的夹具，基本上较好的解决了此类问题。
2、 夹持
一般情况下，PCB 的夹持部分在购入设备就基本确定了，但我们可以根据具体的 PCB
状况进行改进，基本原为轨道和挡板均要与 PCB 表面相平，保证 PCB 不要弯曲。不同
的印刷设备基刮刀的运行方向有前后和左右之分。
刮刀运动为前后方向的情况 PCB 夹持的稳定性较好，而左右方向的则需要挡块 A 和 B
的相对固定，如果遇到 PCB 固定不稳定的状况可适当考虑增加 AB 的长度。
四、 工艺参数
1、 刮刀压力：刮刀压力的大小对印刷锡量的多少影响较大。压力越大锡膏越少；反
这，压力越小，锡膏越多。理想的状态为刮刀恰好将模板表面的锡膏刮干净，如果留有
印痕则容易造成桥接或焊球。
2、 刮刀速度：刮刀的速度要根据生产的具体 PCB 而定，与 PCB 的具体印刷精度有
关，但一般情况下我们设定 10-0mm/s，其具体数值要与刮刀压力配合设定。
3、 板离速度：PCB 与模板的脱离速度一般为速度较慢为好，否则将形成锡少而造成虚
焊。我们一般设定为
型）
4、 间隙：一般情况下印刷 时采用接触式印刷，即间隙为零。但我们在实际
生产过程 中发现，如果在锡膏暴露在空气中超过 24 小时后，应用间隙为 印刷效
果较好。因此在实际生产过程中间隙一般在 为好（要根据实际生产情况确定）
五、 锡膏因素
1、 锡膏的因素一般为锡膏本身的成分组成和使用扣的要求，分别介绍如下：
（1）锡膏本身组成：印刷细间距 QFP 时对于锡膏有一定的要求，如印刷 应用
3#圆球型粉粒度的锡膏，即颗粒度应在 22um-45um 之间。其他对于各种成分的要求也
有规定。
（2）锡膏使用方法要求：
压滚性良好：要求锡膏在刮刀运动时模板上能滚动前进，而不能滑动，刮刀与 PCB 的
角度一般为 45 度-60 度之间。
刮刀剥性良好；刮刀停止运动时，锡膏应能够自然落下而不要粘在刮刀上。
设定的厚度，印刷出来的形状：采取无间隙印刷时，锡膏的厚度即为模板的厚度，而非
接触印刷则要根据 PCB 上焊盘的大小来决定间隙的大小，从而构成实际印刷锡膏厚
度。
印刷时及预备加热时无塌边：印刷后的锡图形在回流加热前应能够保持良好的形状，不
允许有塌边现象。
模板孔中无残留：即为锡膏的脱模性要好。
印刷中粘度变化小：印刷过程中锡膏的黏度变化要小，否则既不能保证连续印刷的效
果，并浪费大量的锡膏。印刷后保持适度的粘性：保证贴片时元件的稳固性。
印刷中和印刷后放置时不易吸潮。
六、 其他因素
细间距 QFP 的印刷还牵涉许多其他因素，如 PCB 有清洁度（由于 间距 QFP 的管
脚焊盘间只有 ，所以细小的纤维将导致印刷模糊或焊接短路。此种情况的处理方
式只能为对 PCB 进行清洁）、环境状况等，在此不再一一列举。
