集成电路
目录·一、概述
·二、集成电路的分类
·三、集成电路发展简史
·集成电路的封装种类
·集成电路产业新政来临 有哪些突出亮点？
·一、概述 Top
集成电路（integrated circuit）是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体
管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片
上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整
体，这样，整个电路的体积大大缩小，且引出线和焊接点的数目也大为减少，从而使电子元件向着微小型
化、低功耗和高可靠性方面迈进了一大步。
集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点，同时成本低，便
于大规模生产。它不仅在工、民用电子设备如收录机、电视机、计算机等方面得到广泛的应用，同时在军
事、通讯、遥控等方面也得到广泛的应用。用集成电路来装配电子设备，其装配密度比晶体管可提高几十
倍至几千倍，设备的稳定工作时间也可大大提高。
它在电路中用字母“IC”（也有用文字符号“N”等）表示。
集成电路的特点
集成电路是元、器件和电路的混合体，无论在设计思想或电路形式方面与分立元件电路都不相同。与分立
元件电路相比，集成电路有以下特点：
①所有元件都是在同一硅片上采用相同的工艺流程制造，因而各元件参数具有同向偏差，性能比较一致。
集成电路这一特有的优点，特别适于制造对称性要求很高的电路，例如差动放大器。实际上集成电路的输
入级几乎都无例外地采用差动电路，以便充分利用电路对称性，使输出的零漂得到较好的抑制。
②由于电阻元件是由硅半导体的体电阻构成的，高阻值电阻在硅片上占用面积很大，难以制造，而制作晶
体管在硅片上所占面积较小。例如，一个 5 电阻所占用硅片的面积约为一个三极管所占面积的 3 倍。所
以，常采用三极管恒流源代替所需要的高值电阻，做成所谓的有源电阻。
③集成电路工艺不宜制造几十皮法以上的电容，更难以制造电感元件。为此，若电路确实需要大电容或电
感，只能靠外接来解决。由于直接耦合可以减少或避免使用大电容及电感，所以集成电路中基本上都采用
这种耦合方式。
④集成电路中需用的二极管常用三极管的发射结来代替，只要将三极管的集电极与基极短接即可。这样做
的原因主要是这样制作的“二极管”的正向压降的温度系数与同类型三极管的 U_BE 的温度系数非常接近，
提高了温度补偿性能。
⑤集成电路中往往既要制作 NPN 管，又要制作 PNP 管。在单片集成电路中，PNP 管大多做成横向的，横
向 PNP 管是采用标准工艺，在制作 NPN 管过程中同时制作出来的一种 PNP 管。横向 PNP 管的β值较小
(≤10)，其与 NPN 管的匹配性不太接近。在分析时，横向 PNP 管的 β+1 和 β 值差别比较大。横向 PNP 管
的制作工艺请参阅有关资料。
⑥集成电路中各个元器件都不是独立存在的个体，而是“共住”在一块硅片上的集体，尽管采用了 PN 结隔
离、介质隔离等隔离措施，也很难绝对地避免它们相互问的影响，并由此派生出许多寄生的元件。因此，
在设计集成电路时，应采取措施尽可能削弱这些寄生元件的影响。
由此可见，集成电路在设计上与分立元件电路有很大差别，这在分析集成电路的结构和功能时应当予以注
意。
集成电路的结构
集成电路是在同一块半导体材料上，利用各种不同的加工方法，同时制作出许多极其微小的电阻、电容及
晶体管等电路元器件，并将它们相互连接起来，使之具有特定的电路功能。半导体集成电路是 20 世纪 60
年代开始发展起来的一种新型电子元器件，它具有体积小、重量轻、可靠性高以及成本低廉等一系列优
点，所以发展十分迅速，不仅在军事、航天等方面采用，而且在家用电器中也到处可见。近几年来，随着
电子技术的迅猛发展，集成电路已大量进入现代电子技术领域。
半导体集成电路的封装形式有晶体管式的圆管壳封装、扁平封装和双列直插式封装及软封装等几种，如图
所示。
在晶体管式封装中，半导体芯片被封装在晶体管壳内，有 8～14 条引线，以适应整个电路中各种电源、输
入、输出及接其他外接元件引线连接的需要。
扁平封装中，芯片被封装在扁平的长方形外壳中，引线从外壳的两边或四边引出。引线数目较多，可达
60 条以上。在电路外壳上打印有电路的型号、厂标及引脚顺序标记。
双列直插式封装是当前集成电路中最广泛采用的封装形式。它与扁平封装式比较，具有封装牢固，可自动
化生产，成本低，且可采用管座插接在印刷电路板上。双列直插式电路有 8 线、14 线、16 线、18 线、
20 线、24 线、28 线和 40 线等数种。引线的数目根据电路芯片引出端功能而定。
·二、集成电路的分类 Top
（一）按功能结构分类
集成电路按其功能、结构的不同，可以分为模拟集成电路和数字集成电路两大类。
模拟集成电路用来产生、放大和处理各种模拟信号（指幅度随时间边疆变化的信号。例如半导体收音机的
音频信号、录放机的磁带信号等），而数字集成电路用来产生、放大和处理各种数字信号（指在时间上和
幅度上离散取值的信号。例如 VCD、DVD 重放的音频信号和视频信号）。
（二）按制作工艺分类
集成电路按制作工艺可分为半导体集成电路和薄膜集成电路。
膜集成电路又分类厚膜集成电路和薄膜集成电路。
（三）按集成度高低分类
集成电路按集成度高低的不同可分为小规模集成电路、中规模集成电路、大规模集成电路和超大规模集成
电路。
（四）按导电类型不同分类
集成电路按导电类型可分为双极型集成电路和单极型集成电路。
双极型集成电路的制作工艺复杂，功耗较大，代表集成电路有 TTL、ECL、HTL、LST-TL、STTL 等类型。
单极型集成电路的制作工艺简单，功耗也较低，易于制成大规模集成电路，代表集成电路有 CMOS、
NMOS、PMOS 等类型。
（五）按用途分类
集成电路按用途可分为电视机用集成电路、音响用集成电路、影碟机用集成电路、录像机用集成电路、电
脑（微机）用集成电路、电子琴用集成电路、通信用集成电路、照相机用集成电路、遥控集成电路、语言
集成电路、报警器用集成电路及各种专用集成电路。
1.电视机用集成电路包括行、场扫描集成电路、中放集成电路、伴音集成电路、彩色解码集成电路、
AV/TV 转换集成电路、开关电源集成电路、遥控集成电路、丽音解码集成电路、画中画处理集成电路、微
处理器（CPU）集成电路、存储器集成电路等。
2.音响用集成电路包括 AM/FM 高中频电路、立体声解码电路、音频前置放大电路、音频运算放大集成电
路、音频功率放大集成电路、环绕声处理集成电路、电平驱动集成电路，电子音量控制集成电路、延时混
响集成电路、电子开关集成电路等。
3.影碟机用集成电路有系统控制集成电路、视频编码集成电路、MPEG 解码集成电路、音频信号处理集成
电路、音响效果集成电路、RF 信号处理集成电路、数字信号处理集成电路、伺服集成电路、电动机驱动
集成电路等。
4.录像机用集成电路有系统控制集成电路、伺服集成电路、驱动集成电路、音频处理集成电路、视频处理
集成电路。
·三、集成电路发展简史 Top
1.世界集成电路的发展历史
1947 年：贝尔实验室肖克莱等人发明了晶体管，这是微电子技术发展中第一个里程碑；
1950 年：结型晶体管诞生；
1950 年： R Ohl 和肖特莱发明了离子注入工艺；
1951 年：场效应晶体管发明；
1956 年：C S Fuller 发明了扩散工艺；
1958 年：仙童公司 Robert Noyce 与德仪公司基尔比间隔数月分别发明了集成电路，开创了世界微电
子学的历史；
1960 年：H H Loor 和 E Castellani 发明了光刻工艺；
1962 年：美国 RCA 公司研制出 MOS 场效应晶体管；
1963 年： 和 首次提出 CMOS 技术，今天，95%以上的集成电路芯片都是基于
CMOS 工艺；
1964 年：Intel 摩尔提出摩尔定律，预测晶体管集成度将会每 18 个月增加 1 倍；
1966 年：美国 RCA 公司研制出 CMOS 集成电路，并研制出第一块门阵列（50 门）；
1967 年：应用材料公司（Applied Materials）成立，现已成为全球最大的半导体设备制造公司；
1971 年：Intel 推出 1kb 动态随机存储器（DRAM），标志着大规模集成电路出现；
1971 年：全球第一个微处理器 4004 由 Intel 公司推出，采用的是 MOS 工艺，这是一个里程碑式的
发明；
1974 年：RCA 公司推出第一个 CMOS 微处理器 1802；
1976 年：16kb DRAM 和 4kb SRAM 问世；
1978 年：64kb 动态随机存储器诞生，不足 平方厘米的硅片上集成了 14 万个晶体管，标志着超
大规模集成电路（VLSI）时代的来临；
1979 年：Intel 推出 5MHz 8088 微处理器，之后，IBM 基于 8088 推出全球第一台 PC；
1981 年：256kb DRAM 和 64kb CMOS SRAM 问世；
1984 年：日本宣布推出 1Mb DRAM 和 256kb SRAM；
1985 年：80386 微处理器问世，20MHz；
1988 年：16M DRAM 问世，1 平方厘米大小的硅片上集成有 3500 万个晶体管，标志着进入超大规模
集成电路（ULSI）阶段；
1989 年：1Mb DRAM 进入市场；
1989 年：486 微处理器推出，25MHz，1μm 工艺，后来 50MHz 芯片采用 μm 工艺；
1992 年：64M 位随机存储器问世；
1993 年：66MHz 奔腾处理器推出,采用 μｍ工艺；
1995 年:Pentium Pro, 133MHz，采用 μｍ工艺；
1997 年：300MHz 奔腾Ⅱ问世,采用 μｍ工艺；
1999 年：奔腾Ⅲ问世，450MHz，采用 μｍ工艺，后采用 μm 工艺；
2000 年: 1Gb RAM 投放市场；
2000 年：奔腾 4 问世，，采用 μｍ工艺；
2001 年：Intel 宣布 2001 年下半年采用 μｍ工艺。
2.我国集成电路的发展历史
我国集成电路产业诞生于六十年代，共经历了三个发展阶段：
1965 年-1978 年：以计算机和军工配套为目标，以开发逻辑电路为主要产 品，初步建立集成电路工
业基础及相关设备、仪器、材料的配套条件；
1978 年-1990 年：主要引进美国二手设备，改善集成电路装备水平，在“治散治乱”的同时，以消费类
整机作为配套重点，较好地解决了彩电集成电路的国产化；
1990 年-2000 年：以 908 工程、909 工程为重点，以 CAD 为突破口，抓好科技攻关和北方科研开发
基地的建设，为信息产业服务，集成电路行业取得了新的发展。
·集成电路的封装种类 Top
1、BGA(ball grid array)
球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用 以 代替引脚，
在印刷基板的正面装配 LSI 芯片，然后用模压树脂或灌封方法进行密封。也 称为凸 点陈列载体(PAC)。
引脚可超过 200，是多引脚 LSI 用的一种封装。 封装本体也可做得比 QFP(四侧引脚扁平封装)小。例如，
引脚中心距为 的 360 引脚 BGA 仅为 31mm 见方；而引脚中心距为 的 304 引脚 QFP 为
40mm 见方。而且 BGA 不 用担心 QFP 那样的引脚变形问题。 该封装是美国 Motorola 公司开发的，首
先在便携式电话等设备中被采用，今后在美国有 可 能在个人计算机中普及。最初，BGA 的引脚(凸点)中
心距为 ，引脚数为 225。现在 也有 一些 LSI 厂家正在开发 500 引脚的 BGA。 BGA 的问题是回
流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为 ， 由于焊接的中心距较大，连接
可以看作是稳定的，只能通过功能检查来处理。 美国 Motorola 公司把用模压树脂密封的封装称为
OMPAC，而把灌封方法密封的封装称为 GPAC(见 OMPAC 和 GPAC)。
2、BQFP(quad flat package with bumper)
带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以 防止在运
送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和 ASIC 等电路中 采用 此封装。引脚中心
距 ，引脚数从 84 到 196 左右(见 QFP)。
4、C－(ceramic)
表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷 DIP。是在实际中经常使用的记号。
5、Cerdip
用玻璃密封的陶瓷双列直插式封装，用于 ECL RAM，DSP(数字信号处理器)等电路。带有 玻璃窗口的
Cerdip 用于紫外线擦除型 EPROM 以及内部带有 EPROM 的微机电路等。引脚中 心 距 ，引脚数
从 8 到 42。在日本，此封装表示为 DIP－G(G 即玻璃密封的意思)。
6、Cerquad
表面贴装型封装之一，即用下密封的陶瓷 QFP，用于封装 DSP 等的逻辑 LSI 电路。带有窗 口的
Cerquad 用于封装 EPROM 电路。散热性比塑料 QFP 好，在自然空冷条件下可容许 1. 5～ 2W 的功率。
但封装成本比塑料 QFP 高 3～5 倍。引脚中心距有 、、、 、 等多
种规格。引脚数从 32 到 368。
带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形 。 带有窗口
的用于封装紫外线擦除型 EPROM 以及带有 EPROM 的微机电路等。此封装也称为 QFJ、QFJ－G(见 QFJ)。
8、COB(chip on board)
板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与 基 板的电气
连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用 树脂覆 盖以确保可靠性。
虽然 COB 是最简单的裸芯片贴装技术，但它的封装密度远不如 TAB 和 倒片 焊技术。
9、DFP(dual flat package)
双侧引脚扁平封装。是 SOP 的别称(见 SOP)。以前曾有此称法，现在已基本上不用。
10、DIC(dual in-line ceramic package)
陶瓷 DIP(含玻璃密封)的别称(见 DIP).
11、DIL(dual in-line)
DIP 的别称(见 DIP)。欧洲半导体厂家多用此名称。
12、DIP(dual in-line package)
双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种 。 DIP 是最
普及的插装型封装，应用范围包括标准逻辑 IC，存贮器 LSI，微机电路等。 引脚中心距 ，引脚数
从 6 到 64。封装宽度通常为 。有的把宽度为 和 的封装分别称为 skinny DIP
和 slim DIP(窄体型 DIP)。但多数情况下并不加 区分， 只简单地统称为 DIP。另外，用低熔点玻璃密封的
陶瓷 DIP 也称为 cerdip(见 cerdip)。
13、DSO(dual small out-lint)
双侧引脚小外形封装。SOP 的别称(见 SOP)。部分半导体厂家采用此名称。
14、DICP(dual tape carrier package)
双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于 利 用的是
TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动 LSI，但多数为 定制品。 另外，
厚的存储器 LSI 簿形封装正处于开发阶段。在日本，按照 EIAJ(日本电子机 械工 业)会标准规定，将 DICP
命名为 DTP。
15、DIP(dual tape carrier package)
同上。日本电子机械工业会标准对 DTCP 的命名(见 DTCP)。
16、FP(flat package)
扁平封装。表面贴装型封装之一。QFP 或 SOP(见 QFP 和 SOP)的别称。部分半导体厂家采 用此名称。
17、flip-chip
倒焊芯片。裸芯片封装技术之一，在 LSI 芯片的电极区制作好金属凸点，然后把金属凸 点 与印刷基
板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有 封装技 术中体积最小、最
薄的一种。 但如果基板的热膨胀系数与 LSI 芯片不同，就会在接合处产生反应，从而影响连接的可 靠
性。因此必须用树脂来加固 LSI 芯片，并使用热膨胀系数基本相同的基板材料。
18、FQFP(fine pitch quad flat package)
小引脚中心距 QFP。通常指引脚中心距小于 的 QFP(见 QFP)。部分导导体厂家采 用此名称。
19、CPAC(globe top pad array carrier)
美国 Motorola 公司对 BGA 的别称(见 BGA)。
20、CQFP(quad fiat package with guard ring)
带保护环的四侧引脚扁平封装。塑料 QFP 之一，引脚用树脂保护环掩蔽，以防止弯曲变 形。 在把 LSI
组装在印刷基板上之前，从保护环处切断引脚并使其成为海鸥翼状(L 形状)。 这种封装 在美国 Motorola
公司已批量生产。引脚中心距 ，引脚数最多为 208 左右。
21、H-(with heat sink)
表示带散热器的标记。例如，HSOP 表示带散热器的 SOP。
22、pin grid array(surface mount type)
表面贴装型 PGA。通常 PGA 为插装型封装，引脚长约 。表面贴装型 PGA 在封装的 底面有陈
列状的引脚，其长度从 到 。贴装采用与印刷基板碰焊的方法，因而 也称 为碰焊 PGA。因
为引脚中心距只有 ，比插装型 PGA 小一半，所以封装本体可制作得 不 怎么大，而引脚数比插装
型多(250～528)，是大规模逻辑 LSI 用的封装。封装的基材有 多层陶 瓷基板和玻璃环氧树脂印刷基数。
以多层陶瓷基材制作封装已经实用化。
23、JLCC(J-leaded chip carrier)
J 形引脚芯片载体。指带窗口 CLCC 和带窗口的陶瓷 QFJ 的别称(见 CLCC 和 QFJ)。部分半 导体厂家
采用的名称。
24、LCC(Leadless chip carrier)
无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是 高 速和高频 IC
用封装，也称为陶瓷 QFN 或 QFN－C(见 QFN)。
25、LGA(land grid array)
触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有 227
触点( 中心距)和447 触点( 中心距)的陶瓷LGA，应用于高速 逻辑 LSI 电路。 LGA 与QFP
相比，能够以比较小的封装容纳更多的输入输出引脚。另外，由于引线的阻 抗 小，对于高速 LSI 是很适
用的。但由于插座制作复杂，成本高，现在基本上不怎么使用 。预计 今后对其需求会有所增加。
26、LOC(lead on chip)
芯片上引线封装。LSI 封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片 的 中心附近
制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面 附近的 结构相比，在相同
大小的封装中容纳的芯片达 1mm 左右宽度。
27、LQFP(low profile quad flat package)
薄型 QFP。指封装本体厚度为 的 QFP，是日本电子机械工业会根据制定的新 QFP 外形规格所
用的名称。
28、L－QUAD
陶瓷 QFP 之一。封装基板用氮化铝，基导热率比氧化铝高 7～8 倍，具有较好的散热性。 封装的框
架用氧化铝，芯片用灌封法密封，从而抑制了成本。是为逻辑 LSI 开发的一种 封装， 在自然空冷条件下
可容许 W3 的功率。现已开发出了 208 引脚( 中心距)和 160 引脚 ( 中心距)的 LSI 逻辑用
封装，并于 1993 年 10 月开始投入批量生产。
29、MCM(multi-chip module)
多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可 分 为 MCM－
L，MCM－C 和 MCM－D 三大类。 MCM－L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度
不怎么高，成本较低 。 MCM－C 是用厚膜技术形成多层布线，以陶瓷(氧化铝或玻璃陶瓷)作为基板的组
件，与使 用多层陶瓷基板的厚膜混合 IC 类似。两者无明显差别。布线密度高于 MCM－L。
MCM－D 是用薄膜技术形成多层布线，以陶瓷(氧化铝或氮化铝)或 Si、Al 作为基板的组 件。 布线密
谋在三种组件中是最高的，但成本也高。
30、MFP(mini flat package)
小形扁平封装。塑料 SOP 或 SSOP 的别称(见 SOP 和 SSOP)。部分半导体厂家采用的名称。
31、MQFP(metric quad flat package)
按照 JEDEC(美国联合电子设备委员会)标准对 QFP 进行的一种分类。指引脚中心距为 、本体
厚度为 ～ 的标准 QFP(见 QFP)。
32、MQUAD(metal quad)
美国 Olin 公司开发的一种 QFP 封装。基板与封盖均采用铝材，用粘合剂密封。在自然空 冷 条件下
可容许 ～ 的功率。日本新光电气工业公司于 1993 年获得特许开始生产 。
33、MSP(mini square package)
QFI 的别称(见 QFI)，在开发初期多称为 MSP。QFI 是日本电子机械工业会规定的名称。
34、OPMAC(over molded pad array carrier)
模压树脂密封凸点陈列载体。美国 Motorola 公司对模压树脂密封 BGA 采用的名称(见 BGA)。
35、P－(plastic)
表示塑料封装的记号。如 PDIP 表示塑料 DIP。
36、PAC(pad array carrier)
凸点陈列载体，BGA 的别称(见 BGA)。
37、PCLP(printed circuit board leadless package)
印刷电路板无引线封装。日本富士通公司对塑料 QFN(塑料 LCC)采用的名称(见 QFN)。引
脚中心距有 和 两种规格。目前正处于开发阶段。
38、PFPF(plastic flat package)
塑料扁平封装。塑料 QFP 的别称(见 QFP)。部分 LSI 厂家采用的名称。
39、PGA(pin grid array)
陈列引脚封装。插装型封装之一，其底面的垂直引脚呈陈列状排列。封装基材基本上都 采 用多层陶
瓷基板。在未专门表示出材料名称的情况下，多数为陶瓷 PGA，用于高速大规模 逻辑 LSI 电路。成本较
高。引脚中心距通常为 ，引脚数从 64 到 447 左右。 了为降低成本，封装基材可用玻璃环氧树脂
印刷基板代替。也有 64～256 引脚的塑料 PG A。 另外，还有一种引脚中心距为 的短引脚表面
贴装型 PGA(碰焊 PGA)。(见表面贴装 型 PGA)。
40、piggy back
驮载封装。指配有插座的陶瓷封装，形关与 DIP、QFP、QFN 相似。在开发带有微机的设 备时用于评
价程序确认操作。例如，将 EPROM 插入插座进行调试。这种封装基本上都是 定制 品，市场上不怎么流
通。
41、PLCC(plastic leaded chip carrier)
带引线的塑料芯片载体。表面贴装型封装之一。引脚从封装的四个侧面引出，呈丁字形 ， 是塑料制
品。美国德克萨斯仪器公司首先在 64k 位 DRAM 和 256kDRAM 中采用，现在已经 普 及用于逻辑 LSI、
DLD(或程逻辑器件)等电路。引脚中心距 ，引脚数从 18 到 84。 J 形引脚不易变形，比 QFP 容易
操作，但焊接后的外观检查较为困难。 PLCC 与 LCC(也称 QFN)相似。以前，两者的区别仅在于前者用塑
料，后者用陶瓷。但现 在已经出现用陶瓷制作的 J 形引脚封装和用塑料制作的无引脚封装(标记为塑料
LCC、PC LP、P －LCC 等)，已经无法分辨。为此，日本电子机械工业会于 1988 年决定，把从四侧引出 J
形引 脚的封装称为 QFJ，把在四侧带有电极凸点的封装称为 QFN(见 QFJ 和 QFN)。
42、P－LCC(plastic teadless chip carrier)(plastic leaded chip currier)
有时候是塑料 QFJ 的别称，有时候是 QFN(塑料 LCC)的别称(见 QFJ 和 QFN)。部分
LSI 厂家用 PLCC 表示带引线封装，用 P－LCC 表示无引线封装，以示区别。
43、QFH(quad flat high package)
四侧引脚厚体扁平封装。塑料 QFP 的一种，为了防止封装本体断裂，QFP 本体制作得 较厚(见 QFP)。
部分半导体厂家采用的名称。
44、QFI(quad flat I-leaded packgac)
四侧 I 形引脚扁平封装。表面贴装型封装之一。引脚从封装四个侧面引出，向下呈 I 字 。 也称为
MSP(见 MSP)。贴装与印刷基板进行碰焊连接。由于引脚无突出部分，贴装占有面 积小 于 QFP。 日立制
作所为视频模拟 IC 开发并使用了这种封装。此外，日本的 Motorola 公司的 PLL IC 也采用了此种封装。
引脚中心距 ，引脚数从 18 于 68。
45、QFJ(quad flat J-leaded package)
四侧 J 形引脚扁平封装。表面贴装封装之一。引脚从封装四个侧面引出，向下呈 J 字形 。 是日本电
子机械工业会规定的名称。引脚中心距 。
材料有塑料和陶瓷两种。塑料 QFJ 多数情况称为 PLCC(见 PLCC)，用于微机、门陈列、 DRAM、
ASSP、OTP 等电路。引脚数从 18 至 84。
陶瓷 QFJ 也称为 CLCC、JLCC(见 CLCC)。带窗口的封装用于紫外线擦除型 EPROM 以及 带有 EPROM
的微机芯片电路。引脚数从 32 至 84。
46、QFN(quad flat non-leaded package)
四侧无引脚扁平封装。表面贴装型封装之一。现在多称为 LCC。QFN 是日本电子机械工业 会规定的
名称。封装四侧配置有电极触点，由于无引脚，贴装占有面积比 QFP 小，高度 比 QFP 低。但是，当印刷
基板与封装之间产生应力时，在电极接触处就不能得到缓解。因此电 极触点 难于作到 QFP 的引脚那样多，
一般从 14 到 100 左右。 材料有陶瓷和塑料两种。当有 LCC 标记时基本上都是陶瓷 QFN。电极触点中心
距 。
塑料 QFN 是以玻璃环氧树脂印刷基板基材的一种低成本封装。电极触点中心距除 外， 还有
和 两种。这种封装也称为塑料 LCC、PCLC、P－LCC 等。
47、QFP(quad flat package)
四侧引脚扁平封装。表面贴装型封装之一，引脚从四个侧面引出呈海鸥翼(L)型。基材有 陶 瓷、金属
和塑料三种。从数量上看，塑料封装占绝大部分。当没有特别表示出材料时， 多数情 况为塑料 QFP。塑
料 QFP 是最普及的多引脚 LSI 封装。不仅用于微处理器，门陈列等数字 逻辑 LSI 电路，而且也用于 VTR
信号处理、音响信号处理等模拟 LSI 电路。引脚中心距 有 、、 、、
、 等多种规格。 中心距规格中最多引脚数为 304。
日本将引脚中心距小于 的 QFP 称为 QFP(FP)。但现在日本电子机械工业会对 QFP 的外形规
格进行了重新评价。在引脚中心距上不加区别，而是根据封装本体厚度分为 QFP(～ 厚)、
LQFP( 厚)和 TQFP( 厚)三种。
另外，有的 LSI 厂家把引脚中心距为 的 QFP 专门称为收缩型 QFP 或 SQFP、VQFP。 但有的
厂家把引脚中心距为 及 的 QFP 也称为 SQFP，至使名称稍有一些混乱 。 QFP 的缺点是，
当引脚中心距小于 时，引脚容易弯曲。为了防止引脚变形，现已 出现了几种改进的 QFP 品种。
如封装的四个角带有树指缓冲垫的 BQFP(见 BQFP)；带树脂 保护 环覆盖引脚前端的 GQFP(见 GQFP)；在
封装本体里设置测试凸点、放在防止引脚变形的专 用夹 具里就可进行测试的 TPQFP(见 TPQFP)。 在逻辑
LSI 方面，不少开发品和高可靠品都封装在多层陶瓷 QFP 里。引脚中心距最小为 、引脚数最多为 348
的产品也已问世。此外，也有用玻璃密封的陶瓷 QFP(见 Gerqa d)。
48、QFP(FP)(QFP fine pitch)
小中心距 QFP。日本电子机械工业会标准所规定的名称。指引脚中心距为 、 、
等小于 的 QFP(见 QFP)。
49、QIC(quad in-line ceramic package)
陶瓷 QFP 的别称。部分半导体厂家采用的名称(见 QFP、Cerquad)。
50、QIP(quad in-line plastic package)
塑料 QFP 的别称。部分半导体厂家采用的名称(见 QFP)。
51、QTCP(quad tape carrier package)
四侧引脚带载封装。TCP 封装之一，在绝缘带上形成引脚并从封装四个侧面引出。是利 用 TAB 技术
的薄型封装(见 TAB、TCP)。
52、QTP(quad tape carrier package)
四侧引脚带载封装。日本电子机械工业会于1993 年4 月对QTCP 所制定的外形规格所用 的 名称(见
TCP)。
53、QUIL(quad in-line)
QUIP 的别称(见 QUIP)。
54、QUIP(quad in-line package)
四列引脚直插式封装。引脚从封装两个侧面引出，每隔一根交错向下弯曲成四列。引脚 中 心距
，当插入印刷基板时，插入中心距就变成 。因此可用于标准印刷线路板 。是 比标准 DIP
更小的一种封装。日本电气公司在台式计算机和家电产品等的微机芯片中采 用了些 种封装。材料有陶瓷
和塑料两种。引脚数 64。
55、SDIP (shrink dual in-line package)
收缩型 DIP。插装型封装之一，形状与 DIP 相同，但引脚中心距()小于 DIP( mm)，
因而得此称呼。引脚数从 14 到 90。也有称为 SH－DIP 的。材料有陶瓷和塑料两种。
56、SH－DIP(shrink dual in-line package)
同 SDIP。部分半导体厂家采用的名称。
57、SIL(single in-line)
SIP 的别称(见 SIP)。欧洲半导体厂家多采用 SIL 这个名称。
58、SIMM(single in-line memory module)
单列存贮器组件。只在印刷基板的一个侧面附近配有电极的存贮器组件。通常指插入插 座 的组件。
标准 SIMM 有中心距为 的 30 电极和中心距为 的 72 电极两种规格 。 在印刷基板的
单面或双面装有用 SOJ 封装的 1 兆位及 4 兆位 DRAM 的 SIMM 已经在个人 计算机、工作站等设备中获
得广泛应用。至少有 30～40％的 DRAM 都装配在 SIMM 里。
59、SIP(single in-line package)
单列直插式封装。引脚从封装一个侧面引出，排列成一条直线。当装配到印刷基板上时 封 装呈侧立
状。引脚中心距通常为 ，引脚数从 2 至 23，多数为定制产品。封装的形 状各 异。也有的把形状
与 ZIP 相同的封装称为 SIP。
60、SK－DIP(skinny dual in-line package)
DIP 的一种。指宽度为 、引脚中心距为 的窄体 DIP。通常统称为 DIP(见 DIP)。
61、SL－DIP(slim dual in-line package)
DIP 的一种。指宽度为 ，引脚中心距为 的窄体 DIP。通常统称为 DIP。
62、SMD(surface mount devices)
表面贴装器件。偶而，有的半导体厂家把 SOP 归为 SMD(见 SOP)。
SOP 的别称。世界上很多半导体厂家都采用此别称。(见 SOP)。
64、SOI(small out-line I-leaded package)
I 形引脚小外型封装。表面贴装型封装之一。引脚从封装双侧引出向下呈 I 字形，中心 距 。
贴装占有面积小于 SOP。日立公司在模拟 IC(电机驱动用 IC)中采用了此封装。引 脚数 26。
65、SOIC(small out-line integrated circuit)
SOP 的别称(见 SOP)。国外有许多半导体厂家采用此名称。
66、SOJ(Small Out-Line J-Leaded Package)
J 形引脚小外型封装。表面贴装型封装之一。引脚从封装两侧引出向下呈 J 字形，故此 得名。 通常
为塑料制品，多数用于 DRAM 和 SRAM 等存储器 LSI 电路，但绝大部分是 DRAM。用 SO J 封装的 DRAM
器件很多都装配在 SIMM 上。引脚中心距 ，引脚数从 20 至 40(见 SIMM )。
67、SQL(Small Out-Line L-leaded package)
按照 JEDEC(美国联合电子设备工程委员会)标准对 SOP 所采用的名称(见 SOP)。
68、SONF(Small Out-Line Non-Fin)
无散热片的 SOP。与通常的 SOP 相同。为了在功率 IC 封装中表示无散热片的区别，有意 增添了
NF(non-fin)标记。部分半导体厂家采用的名称(见 SOP)。
69、SOP(small Out-Line package)
小外形封装。表面贴装型封装之一，引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有 塑料 和陶瓷
两种。另外也叫 SOL 和 DFP。
SOP 除了用于存储器 LSI 外，也广泛用于规模不太大的 ASSP 等电路。在输入输出端子不 超过 10～
40 的领域，SOP 是普及最广的表面贴装封装。引脚中心距 ，引脚数从 8 ～44。
另外，引脚中心距小于 的 SOP 也称为 SSOP；装配高度不到 的 SOP 也称为
TSOP(见 SSOP、TSOP)。还有一种带有散热片的 SOP。
70、SOW (Small Outline Package(Wide-Jype))
宽体 SOP。部分半导体厂家采用的名称。
集成电路产业新政来临 有哪些突出亮点？
当前，中国半导体产业加速发展，相关数据显示，在过去 5年中，中国集成电路产业平均增
速超过 20%。
日前，国务院发布《新时期促进集成电路产业和软件产业高质量发展的若干政策》（国发
〔2020〕8 号，以下简称 8 号文），集成电路产业迎来新时期扶持政策。新政策的颁布，在
哪几方面做出了突破？8号文与此前发布的政策有了哪些方面的更新？
《新时期促进集成电路产业和软件产业高质量发展的若干政策》（国发〔2020〕8 号）是在
新形势下对集成电路发展的新定位和新举措。与之前政策相比，新政策在创新发展方式、资
金支持目标、创新发展环境有三个突出亮点。
一是在创新发展方式上明确提出探索构建新型举国体制。这既是对我国历史经验的继承发扬，
对十九届四中全会精神和习总书记多次考察发言的贯彻落实，也是对现实挑战的强有力回应，
在中美大国博弈竞争背景下，凸显集成电路关键核心技术突破对国家产业安全的战略意义。
二是在资金支持目标上呈现高端化、市场化、全环节特性。8号文提升先进制程的优惠门槛，
也增强了相应企业的财税支持力度，从旧政策对 微米企业的“两免三减半”、“五免五
减半”调整为对符合条件的 28纳米企业十年免税、65纳米五免五减半和 130纳米的两免三
减半，覆盖到技术处于国内中坚梯队的主流企业。8号文在投融资政策部分更为细致，多处
强调市场化原则，鼓励集成电路产业与金融服务的深度融合。同时，8号文拓宽产业链支持
范围，从设计环节为主拓展到设计、装备、材料、封装、测试、软件全环节，体现出全面追
赶全面发展的态势。
三是在创新发展环境上体现融合化、国际化、稳健化特征。8号文广泛吸收了过去十年内得
到实践验证的政策工具，包括投融资政策部分的投资基金、研究开发政策部分的创新平台建
设、人才政策部分的产教融合型企业、市场应用政策部分的专业化众创空间等。而且相比旧
政策，8号文单独列出国际合作政策部分，深化集成电路产业和软件产业的全球合作，鼓励
国内企业、高校和科研院所对外合作，深度参与国际市场分工协作和国际标准制定。此外，8
号文多处强调中长期发展，包括投融资政策部分的中长期贷款、中长期债券，以及人才政策
部分的中长期培训，在政策环境上更加扎实稳健。
随着 5G、物联网、人工智能技术不断走向成熟，中国半导体产业也正在催生出一批优秀的
市场龙头企业，与此同时，随着利好政策的不断出台，也逐渐改变国内集成电路产业在设计、
制造、封测等环节发展形势。
8号文并未对具体环节作出强调性的政策支持。但结合国内集成电路产业来看，制造环节相
对于设计、封测环节较为薄弱，而市场需求因中美经贸摩擦大幅提升，必要的设备、材料、
软件等环节也在 8号文获得支持，因此制造环节在此次政策出台后可能出现较快发展。
8号文对中国半导体产业未来发展有三点突出作用。
首先是是有助于规范国内集成电路产业的项目布局。
8号文在投融资政策部分强调了对集成电路重大项目建设的规划布局，避免低水平重复建设，
有助于各地方结合实际条件，发挥优势和积极性，避免重复布局。
其次是有助于加快国内外先进制程企业落地发展。
8号文对在中国境内设立的先进制程企业，不分所有制性质提出了最高十年免税的政策优惠，
在支持力度上极大提升，将引发国内新一轮集成电路产业投资发展热潮。
最后是有助于建立健全国内半导体产业生态体系。
8 号文从“政产学研金创服协”（即政府、企业、高校、研究机构、金融机构、创新平台、
专业化创新服务机构、行业协会）各主体出发，围绕投融资环境、人才培养、知识产权、市
场应用提出了一系列详实操作性强的具体措施，有助于建立要素齐全、层次明确、自我演进
的产业生态。
