（培训体系）PAC开发培训
PAC培训教程
ispPAC 培训教程
第壹节 ispPAC简介
第二节于系统可编程模拟电路的结构
第三节 ispPAC的接口电路
第四节增益调整方法
第五节滤波器设计
第六节 PACDesigner软件使用方法
第壹节 ispPAC简介
1992年美国 Lattice公司发明了于系统可编程技术(In-SystemProgrammability)，
彻底改变了传统数字电子系统的设计和实现方法，开创了数字系统设计的里程碑。
于 21世纪来临的前夕，1999年 11月，Lattice公司又推出了于系统可编程模拟电
路(In-SystemProgrammabilityProgrammableAnalogCircuits)，翻开了模拟电路设
计方法的新篇章。为电子设计自动化(EDA)技术的应用开拓了更广阔的前景。和数
字的于系统可编程大规模集成电路(ispLSI)壹样，于系统可编程模拟器件允许设计
者使用开发软件于计算机中设计、修改模拟电路，进行电路特性模拟，最后通过编
程电缆将设计方案下载至芯片中。于系统可编程器件可实现三种功能：(1)信号调
理(2)信号处理(3)信号转换。信号调理主要是能够对信号进行放大、衰减、滤波。
信号处理是指对信号进行求和、求差、积分运算。信号转换是指能把数字信号转换
成模拟信号。
目前已推出了俩种器件:ispPAC10和 ispPAC20。
ispPAC的开发软件为 PACDesigner，对计算机的软、硬件配置要求如下:
(1) Windows95,98,NT
(2) 16MBRAM
(3) 10MB硬盘
(4) PentiumCPU
软件主要特征
(1) 设计输入方式
原理图输入
(2) 模拟
可观测电路的幅频和相频特性
(3) 支持的器件
ispPAC10
ispPAC20
(4) 内含用于低通滤波器设计的宏
(5) 能将设计直接下载
第二节于系统可编程模拟电路的结构
于系统可编程模拟电路提供三种可编程性能。(1)可编程功能：具有对模拟信号进
行放大、转换、滤波的功能。(2)可编程互联：能把器件中的多个功能块进行互
联，能对电路进行重构，具有百分之百的电路布通率。(3)可编程特性：能调整电
路的增益、带宽和阈值。可以对电路板上的 ispPAC器件反复编程，编程次数可达
10000次。把高集成度，精确的设计集于壹片 ispPAC器件中，取代了由许多独立标
准器件所实现的电路功能。
图 内部结构框图
图 内部电路
ispPAC10器件的结构由四个基本单元电路，模拟布线池，配置存储器，参考电压，
自动校正单元和 ISP接口所组成。器件用 5V单电源供电。基本单元电路称为 PAC
块(PACblock)，它由俩个仪用放大器和壹个输出放大器所组成，配以电阻、电容构
成壹个真正的差分输入，差分输出的基本单元电路，如图 所示。所谓真正的差
分输入，差分输出是指每个仪用放大器有俩个输入端，输出放大器的输出也有俩个
输出端。电路的输入阻抗为 109，共模抑制比为 69db，增益调整范围为－10至＋
10。PAC块中电路的增益和特性均可以用可编程的方法来改变，采用壹定的方法器
件可配置成 1至 10000倍的各种增益。输出放大器中的电容 CF有 128种值可供选
择。反馈电阻 RF可以断开或连通。器件中的基本单元可以通过模拟布线池
(AnalogRoutingPool)实现互联，以便实现各种电路的组合。
图 中的 PAC块(PACblock)
每个 PAC块均可以独立地构成电路，也可以采用级联的方式构成电路以实现复杂的
模拟电路功能。图 表示了俩种不同的连接方法。图 (a)表示各个 PAC块作为
独立的电路工作，图 (b)为四个 PAC块级联构成壹个复杂的电路。利用基本单元
电路的组合可进行放大、求和、积分、滤波。可以构成低通双二阶有源滤波器和梯
型滤波器，且无需于器件外部连接电阻、电容元件。
(a) (b)
图 中不同的使用形式
PAC 块
模 拟 布 线 池
PAC 块
ispPAC20器件由俩个基本单元电路 PAC块、俩个比较器、壹个 8位的 D/A转换器、
配置存储器、参考电压、自动校正单元和 ISP接口所组成。其内部结构框图如图
所示。
图 内部框图
图 内部电路
DACPACell
这是壹个 8位电压输出的 DAC。接口方式可自由选择为：8位的且行方式；串行
JTAG寻址方式；串行 SPI寻址方式。于串行方式中，数据总长度为 8位，D0处于
数据流的首位，D7为最末位。DAC的输出是完全差分形式，可以和器件内部的比较
器或仪用放大器相连，也可以直接输出。无论采用串行仍是且行的方式，DAC的编
码均为以下表格所示。
表 输出对应输入的编码
多路输入控制
ispPAC20中有俩个 PAC块，它的结构和 ispPAC10 基本相同。但增加了壹个多路输
入控制端。通过器件的外部引脚 MSEL来控制。MSEL为 0时，A连接至 IA1；MSEL
为 1时，B连接至 IA1。
图 中的 PAC块
极性控制
前面已经谈到 ispPAC10中放大器的增益调整范围为－10至＋10。而于 ispPAC20
中 IA1，IA2，IA3，和 IA4的增益调整范围为－10至－1。实际上，得到正的增益
只要把差分输入的极性反向，即乘以－1就行了。通过外部引脚 PC来控制 IA4的增
益极性。PC引脚为 1时，增益调整范围为－10至－1；PC引脚为 0时，增益调整范
围为＋10至＋1。
比较器
于 ispPAC20中有俩个可编程，双差分比较器。比较器的基本工作原理和常规的比
较器相同，当正的输入端电压相对和负的输入端为正时，比较器的输出为高电平，
否则为低电平。比较器仍有壹些可选择的功能。
第三节 PAC的接口电路
模拟信号输入至 ispPAC器件时，要根据输入信号的性质考虑是否需要设置外部接
口电路。这主要分成三种情况。
(1) 若输入信号共模电压接近 Vs/2，则信号可以直接和 ispPAC的输入引脚相连。
(2) 倘若信号中未含有这样的直流偏置，那么需要有外部电路。如图 所示。
图 直流偶合偏置
(3)倘若是交流偶合，外加电路如图 所示。此电路构成了壹个高通滤波器，其
截止频率为 1/(2RC)，电路给信号加了壹个直流偏置。电路中的 VREFout可以
用俩种方式给出。直接和器件的 VREFout引脚相连时，电阻最小取值为 200K；
采用 VREFout缓冲电路，电阻最小取值为 600。
图 具有直流偏置的交流偶合输入
VREFout缓冲电路
VREFout输出为高阻抗，当用作为参考电压输出时，要进行缓冲。如图 所示。
注意 PAC块的输入不连接，反馈连接端要闭合。此时输出放大器的输出为 VREFout
或 ，这样每个输出成为 VREFout电压源，但不能将俩个输出端短路。
图 块用作 VREFout
第四节 ispPAC的增益调整方法
每片 ispPAC10器件由四个集成可编程模拟宏单元(PACblock)组成的，图 所示
的是 PACblock的基本结构。
图 结构示意图
每个 PACblock由壹个差分输出的求和放大器(OA)和俩个具有差分输入的、增益为±
1至±10以整数步长可调的仪用放大器组成。输出求和放大器的反馈回路由壹个电
阻和壹个电容且联组成。其中，电阻回路有壹个可编程的开关控制其开断；电容回
路中提供了 120多个可编程电容值以便根据需要构成不同参数的有源滤波器电路。
通用增益设置
通常情况下，PACblock中单个输入仪用放大器的增益可于±1至±10的范围内按整数
步长进行调整。如图 所示，将 IA1的增益设置为 4，则可得到输出 VOUT1相对于
输入 VIN1为 4的增益；将 IA1的增益设置为－4，则可得到输出 VOUT1相对于输入
VIN1为－4的增益。
图 增益为 4的 PACblock配置图
设计中如果无需使用输入仪用放大器 IA2，则可于图 的基础上加以改进，得到
最大增益为±20的放大电路，如图 所示：
图 增益为 20的 PACblock配置图
于图 中，输入放大器 IA1、IA2的输入端直接接信号输入端 IN1，构成加法电
路，整个电路的增益 OUT1/IN1为 IA1和 IA2各自增益的和。
如果要得到增益大于±20的放大电路，可以将多个 PACblock级联。图 所示的是
增益为 40的连接方法。
图 增益为 40的 PACblock配置图
图 中使用中使用了俩个 PACblock：IA1、IA2 和 OA1为第壹个 PACblock中的输
入、输出放大器，IA3、IA4和 OA2为第二个 PACblock中的输入、输出放大器。第
壹个 PACblock的输出端 OUT1接 IA3的输入端。这样，第壹个 PACblock的增益
G1=VOUT1/VIN1=4，第二个 PACblock的增益 G2=VOUT2/VOUT1=10。整个电路的增益
G=VOUT2/VIN1=G1*G2=4*10=40。
如果将第二个 PACblock中的输入放大器组成加法电路，那么可以用另壹种方式构
成增益为 40的放大电路，如图 所示。
图 增益为 40的另壹种 PACblock配置图
如果要得到非 10倍数的整数增益，例如增益 G=47，可使用如图 所示的配置方
法。
图 增益为 47的 PACblock配置图
于图 中，IA3和 IA4 组成加法电路，因此有以下关系：
VOUT1=4*VIN1
VOUT2=10VOUT1+7IN1
整个电路增益 G=VOUT2/VIN1=47。
分数增益的设置法
除了各种整数倍增益外，配合适当的外接电阻，ispPAC器件可以提供任意的分数倍
增益的放大电路。例如，想得到壹个 倍的放大电路，可按图 所示的电路设
计。
图 增益为 的 PACblock配置图
图 中，通过外接俩个 50K和 的电阻分压，得到输入电压：
VIN2=
而
Vout1=5*Vin+VIN2=5*Vin+7*(Vin/10)=
因此
G=Vout1/Vin=
整数比增益设置法
运用整数比技术，ispPAC器件提供给用户壹种无需外接电阻而获得某些整数比增益
的电路，如增益为 1/10,7/9等等。图 是整数比增益技术示意图。
图 整数比增益技术示意图
于图 中，输出放大器 OA1的电阻反馈回路必须开路。输入仪用放大器 IA2的输
入端接 OA1的输出端 OUT1，且且 IA2的增益需设置为负值以保持整个电路的输入、
输出同相。于整数比增益电路中，假定 IA1的增益为 GIA1，IA2的增益为 GIA2，整个
电路的增益为 G=-GIA1/GIA2。若如图 中选取 GIA1=7，GIA2=-10，整个电路增益为
G=。于采用整数比增益电路时，若发现有小的高频毛刺影响测量精度，这时需
稍稍增大 CF1的电容值。为方便读者查询，表 列出了所有的整数比增益值。
表 作为反馈单元的整数比增益
第五节滤波器设计
于壹个实际的电子系统中，它的输入信号往往受干扰等原因而含有壹些不必要的成
分，应当把它衰减到足够小的程度。于另壹些场合，我们需要的信号和别的信号混
于壹起，应当设法把前者挑选出来。为了解决上述问题，可采用有源滤波器。
这里主要叙述如何用于系统可编程模拟器件实现滤波器。通常用三个运算放大器可
以实现双二阶型函数的电路。双二阶型函数能实现所有的滤波器函数，低通、高
通、带通、带阻。双二阶函数的表达式如下，式中 m=1或 0，n=1或 0。
这种电路的灵敏度相当低，电路容易调整。另壹个显著特点是只需要附加少量的元
件就能实现各种滤波器函数。首先讨论低通函数的实现，低通滤波器的转移函数如
下。
上式又可写成如下形式
最后壹个等式的方框图为
图 方框图
不难见出方框图中的函数可以分别用反向器电路、积分电路、有损积分电路来实
现。把各个运算放大器电路代入图 所示的方框图即可得到以下的电路。
图 三运放组成的双二阶型滤波器
然而现于已不再需要用电阻、电容、运放搭电路，调试电路了。利用于系统可编程
器件可以很方便的实现此电路。ispPAC10能够实现方框图中的每壹个功能块。PAC
块可以对俩个信号进行求和或求差，K为可编程增益，电路中把 k11、k12、k22设置
成＋1，把 k21设置成－1。因此三运放的双二阶型函数的电路用俩个 PAC块就可以
实现。于开发软件中使用原理图输入方式，把俩个 PAC块连接起来，电路如图所
示。
图 用 ispPAC10构成的双二阶滤波器
21
1
0
21
0 )
/
()())(1( kkbV
ps
kd
V
ps
k
s
k
V in
电路中的 CF是反馈电容值，Re是输入运放的等效电阻。其值为 250K。俩个 PAC块
的输出分别为 V01和 V02。可以分别得到俩个表达式，第壹个表达式为带通函数，第
二个表达式为低通函数。
根据上面给出的方程便可以进行滤波器设计了。于系统可编程模拟电路的开发软件
PACDesigner中含有壹个宏，专门用于滤波器的设计，只要输入 f0，Q等参数，即
可自动产生双二阶滤波器电路，设置增益和相应的电容值。开发软件中仍有壹个模
拟器，用于模拟滤波器的幅频和相频特性。图为壹个实际的电路。
图 用三运放组成的双二阶滤波器
).)(.(.
).)((
)(
21
2112
1
2
21
1211
1
02
eFeFeF
eFeF
in
lp
RCRC
kk
RC
s
s
RCRC
kk
V
V
sT
第六节 PAC-Designer软件及开发实例
-Designer软件的安装
PAC-Designer软件的安装步骤
1. 于 PAC-Designer软件的根目录下，运行 ，根据提示步骤进行
安装。
2. 安装完毕后重新启动计算机。
3. PC机的每个硬盘均有壹个 8位的 16进制硬盘号，根据该硬盘号到
Lattice公司网址上()申请壹个运行 PAC-Designer软件必须的许可文件
，且将其拷贝至 C:\PAC-Designer(假定按软件提示的目录未
作改动进行了安装)目录下。
-Designer软件的使用方法
于 Windows95中，按 Start=>Programs=>LatticeSemiconductor=>PAC-
Designer菜单，进入 PAC-Designer软件集成开发环境(主窗口)，如图 所
示。
图 -Designer软件集成开发环境
设计输入
PAC-Designer软件提供给用户进行 ispPAC器件设计的是壹个图形设计输入接
口。于 PAC-Designer软件主窗口中按 File=>New菜单，将弹出如图 所示的
对话框：
图 产生新文件的对话框
若所要设计的器件是 ispPAC10，则于该对话框中选择 ispPAC10Schematic栏，
进入图 所示的图形设计输入环境：
图 图形设计输入环境
图 所示的图形设计输入环境中清晰地展示了 ispPAC10的内部结构：俩个输
入仪用放大器(IA)和壹个输出运算放大器(OA)组成壹个 PACBlock；四个
PACBlock模块组成整个 ispPAC10器件。因此用户于进行设计时所需做的工作
仅仅是于该图的基础上添加连线和选择元件的参数。图形设计输入环境提供了
良好的用户界面，绘制原理图的大部分操作可用鼠标来完成，因此有必要对设
计过程中鼠标所处的各种状态作壹简单介绍，参见表 。
状态类型
编号
鼠标状态 功能描述
① 标准类型 PAC-Design图形输入环境中的标准鼠标
类型
② 位于元件上方 该状态指示鼠标位于壹个可编辑的元件
上方。双击鼠表左键可编辑元件参数。
③ 位于连接点上方 该状态指示鼠标位于壹个可编辑的连接
点上方(尚未按鼠标时)。按下鼠标左键
且移动开始画连接线。
④ 画壹根连接线(鼠标位于
壹个有效的连接点上方)
将连线拖至壹个有效的连接点上方时鼠
标处于该状态。放开鼠标按钮将画上(或
去除)壹根连线。
⑤ 画壹根连接线(鼠标位于
壹个无效的连接点上方)
将连线拖至壹个无效的连接点上方时鼠
标处于该状态。放开鼠标按钮将取消连
线操作。
⑥ 选择放大区域 按 View=>ZoomInSelect菜单或
ZoomInSelect快速按钮可进入该状态。
该状态可选择要放大的矩形区域。
表 -Designer软件中鼠标的类型
为直观地介绍 PAC-Designer的使用方法，这里举壹个双二阶滤波器的设计实例
贯穿整个软件使用介绍。该双二阶滤波器的原理图如图 所示。
图 双二阶滤波器设计实例
要于图 的基础上完成这样壹个滤波器，其步骤如下：
• 添加连线
如先画 IN1和 IA1之间的连线。先将鼠标移至 IA1的输入端，鼠标状态如表
中的类型③所示。按住鼠标左键将其移至 IN1引线上，直至鼠标状态变为类型
④，释放左键，连线就画上了。重复上述操作，添加所有连线。
• 编辑元件
如先编辑元件 IA1调整其增益。先将鼠标移至元件 IA1的上方，鼠标状态如表
中的类型②所示。双击鼠标左键，弹出壹个 Polarity&GainLevel的对话框，于
该菜单的滚动条中选择-3后按 OK钮。这样 IA1的增益就被调整为-3。当然您也
可以用 Edit=>Symbol菜单来完成相同操作。按类似的操作步骤可完成 PACBlock
中反馈电容容值以及反馈电阻回路开断等的设定。
至此，双二阶滤波器的设计输入就完成了，按 File=>Save菜单存盘。
设计仿真
当完成设计输入后，您需要对您的设计作壹下仿真以验证电路的特性是否和设
计的初衷相吻合。PAC-Designer软件的仿真结果是以幅频和相频曲线的形式给
出的。仿真的操作步骤是：
• 设置仿真参数
按 Operations=>Simulator菜单，产生如图 所示的对话框。
图 仿真参数设置对话框
对话框中各选项的含义如表 所示：
选项 含义
Curve1至 4 仿真输出的幅频/相频特性曲线可同时显示四条不同的曲线。
Curve1至 Curve4四个菜单分别设定四条曲线的参数。
Fstart(Hz) 仿真的初始频率
Fstop(Hz) 仿真的截止频率
Points/Decad
e
绘制幅频/相频特性曲线时每 10倍频率间隔所要计算的点数
InputNode 输入节点名。默认值为 IN1。
OutputNode 输出节点名。默认值为 OUT1。
General 设置是否要每修改壹次原理图就自动仿真的菜单。
RunSimulator
…
该选项于 General菜单中。设置是否要每修改壹次原理图就自动
仿真。
表 中各选项的含义
于本双二阶滤波器的实例中，仿真选项设置成如图 所示。
• 执行仿真操作
于完成仿真参数设置后即可按 Tools=>RunSimulator菜单进行仿真操作。对于
本实例，仿真结果如图 所示。
图 双二阶滤波器的仿真曲线
由于幅频/相频曲线为对数曲线，为减少观见时的读数误差，PAC-Designer软件
提供了十字型读数标尺的功能：选中 View=>CrossHair菜单，将鼠标移至曲线
上某壹点，单击鼠标左键，及可见见便于读数用的十字型标尺。和此同时，于
窗口的右下角会显示对应的频率值、幅值和相位值。
• 器件编程
完成设计输入和仿真操作后，最后壹步工作是对 PAC器件进行编程。ispPAC器
件的硬件编程接口电路是 -1990定义的 JTAG测试接口。对 ispPAC
器件编程仅需要壹个标准的+5V电源和四芯的 JTAG串行接口。有关 JTAG操作的
细节可查见 IEEE的有关说明或 ispPAC光盘上的数据手册中的产品细节部分。
所有编程操作需要壹台 PC机和壹块含有 ispPAC器件和+5V电源的印刷线路板，
以及用于俩者间通信的、连接于 PC且行口和 ispPAC器件 JTAG串型接口的编程
电缆(详细资料可查阅 ispPAC数据手册中关于下载电缆部分)。
于正确连接完硬件部分后，执行 Tools=>Download菜单即可完成整个器件编程
工作。Tools=>Verify菜单是验证 ispPAC中已编程的内容是否和原理图所示的
壹致。Tools＝>Upload菜单是将 ispPAC中已编程的内容读出且显示于原理图
中。
• PAC-Designer软件的几个重要的功能
至此，PAC-Designer软件的重要操作流程已经介绍完毕。为了进壹步熟练运用
该软件，这里介绍壹下该软件的其它几个重要的功能：
Tools=>RunMacro菜单
该菜单具有根据用户定义的参数值自动生成满足条件的双二阶、巴特沃斯
(Butterworth)、切比雪夫(Chebyshev)等类型的滤波
器。启动该菜单会产生如图 所示的对话框。
图 对话框
该对话框中有三种 macro可运行:
–产生适用于 ispPAC10的双二阶滤波器
–产生适用于 ispPAC10的巴特沃斯(Butterworth)、切比
雪夫(Chebyshev)等类型的滤波器
–产生适用于 ispPAC20的双二阶滤波器
File=>BrowseLibrary
安装完 PAC-Designer软件后，会于存放该软件目录的\libarary子目录下生成
壹 系 列 .pac的 设 计 源 文 件 作 为 库 文 件 ， 用 户 可 于 设 计 中 按
File=>BrowseLibarary菜单调用这些文件且于此基础上改进从而方便地完成自
己的设计。用户也可将自己已有的设计文件(*.pac)放入该目录下作为新的库文
件，以备以后的设计调用。
Edit=>Security
该菜单可以用来选择设计下载至 ispPAC器件后能否允许被读出，起加密保护作
用。
