Page 1
PCB layout EMI
设计（检查）规则
Page 2
目录
1. 概述
2. EMI噪音的模型-----差模与共模
3. PCB layout EMI 设计方法----滤波 接地 屏蔽
4. 13条经典EMI设计（检查）规则
5. 每条规则详细说明
Page 3
经验告诉我们，通过修改PCB layout而成功解决
EMI的案例很多， PCB已成为EMI设计的关键。
我们总结多年的经验，得出13条经典的设计规则。希
望通过理解和运用13条经典 EMI规则，并在PCB layout
过程中进行控制，减少PCB 多次修改，缩短layout的时
间。
本规则针对高速数字信号PCB设计，适用于2层和多
层板，但2层板更难实现部分的要求。
一、概述
Page 4
二、EMI噪声的模型-----差模与共模
：磁力线向外
：磁力线向内
：电流方向
图一：信号回路的磁场耦合分析
差模
共模
Page 5
二、EMI噪音的模型-----差模共模
哪个是差模，哪个是共模？
I表示电流强度；
f表示共模电流的频率；
L 表示电缆/PCB走线长度；
d 表示测量天线到电缆的距离
共模计算公式：
E= *10-6
d
f*I* L
共模辐射与PCB 哪些因素有关？
信号
IC1 IC2源 负载
差模计算公式：
E=-14
d
f2*I*A
I表示电流强度；
f表示差模电流的频率；
A表示差模电流环路面积；
d表示测量天线到电缆的距离
差模辐射与PCB 哪些因素有关？
Page 6
二、EMI噪音的模型-----差模与共模
差模干扰发生原因和解决方法：
信号流出至信号流入形成信号环路,
每个环路都相当于一个天线，这是差
模干扰发生原因，也是PCB 设计中
EMI 控制的关键。设计时要了解每一
关键信号的流向，关键信号要靠近回
流路径布线，确保其环路面积最小。
减小差模辐射常用的方法：
（1）降低电路的工作频率；
（2）减小信号电流的环路面积 A；
（3）减小信号的电流强度 。
共模辐射是 EMI 最主要的干扰，
通常是由于电路板地的“不平整”导
致的，或者连接 cable线两端地电位
的高低差而导致连接线变成辐射天线。
电路板则是由于地阻抗而引起电
位高低不平，从而能量由高到底有了
辐射的条件。所以PCB 排版时要特
别的注意 PCB 地阻抗的问题，从而
减小其产生的干扰。
减小共模辐射常用的方法：
（1）降低地阻抗以减小地电位差；
（2）使用去耦电容 ；
（3）使用铁氧体磁环 ；
（4）使用共模滤波器（电源/信号）
共模干扰发生原因和解决方法：
Page 7
三、PCB layout EMI 设计方法—滤波 接地 屏蔽
对于EMI 控制，主要采用三种措施：滤波、接地、屏蔽 。
这三种方法虽然有着独立的作用，但是相互之间是有关联的，
良好的接地可以降低设备对屏蔽和滤波的要求，而良好的屏蔽也可
以使滤波器的要求低一些。
屏蔽：按照屏蔽的机理，分电场屏蔽、磁场屏蔽、电磁场屏蔽。
滤波：通常采用去耦电容、EMI 滤波器、磁性元件来实现。
接地：尽量保持地平面完整，所有器件的接地脚尽快接到地平面。
Page 8
四、13条经典EMI设计（检查）规则
12.电源退耦电容的位置检查;
13.供电连线和地线回路的检查；
电源检查1.跨电源和地层的信号线检查;
2.不连续的信号回路检查；
3 .信号线包地的检查;
4.包地线上相邻 2 个地孔的距离;
5.信号层板边缘的地孔检查;
布线长度检查;
7.过孔数量检查;
8.走线离板边的距离检查;
9. 连接到连接器上 Filter检查;
10.差分信号的检查;
11.串扰检查;
信号（电流）回路检查
布线检查
Page 9
五、每条规则详细说明
1.跨电源和地层的信号线检查：
对信号回流不能认为必须在走线正下方的参考平面。回流的途径
是多方面：参考地平面，电源平面，相邻的地线，介质，甚至空气。
我们知道，交流信号会自动选阻抗最小路径返回驱动端。但究竟
哪个占主，要看它和信号走线的耦合程度，耦合最强的将为信号提供
最主要回流途径。如在多层PCB，参考平面很近，耦合了绝大部分的
电磁场，99％以上信号能量将集中在最近的参考平面回流。
信号回流路径：地或电源做交流信号回路
理想信号回流示意图
信号
实际情况的信号回流
信号
地/电源回路
电容
电容
Page 10
五、每条规则详细说明
1.跨电源和地层的信号线检查：
换层电容：连接电源和地层。
位置安装在顶层或底层。
EMI设计规则一：如是四层板，在跨电源和地层的信号线附近放置换层电容，形成信号回路。
高速信号应尽量避免换层。
Page 11
五、每条规则详细说明
1.跨电源和地层的信号线检查:
规则细则：
(1). 高速数字信号（10MHz以上）如通过 Via跨电源和地层，必须增加换层电容；
(2). 换层电容距离信号Via不得超过 200mil （5mm);
(3).一个换层电容可以作为多个信号的回路,根据离信号的距离决定放置多少个电容。
Page 12
五、每条规则详细说明
1.跨电源和地层的信号线附近放置换层电容案例:
剪裁于40-LCNP90-MAD4XG
放大
换层电容
Page 13
五、每条规则详细说明
2.不连续的信号回路检查:
EMI设计规则二：对高速信号走线区域最大限制地保持地层和电源层的完整，使地层或
电源层成为其最好信号回路，并保证回流路径最佳。
地层作为信号
回流路径
TOP层走线
BOTTOM
层走线
电源层作为信
号回流路径
信号回路
Page 14
五、每条规则详细说明
2.不连续的信号回路检查检查:
高速信号线换层造成回流路径变换，下图无换层电容，信号回流路径不理想。
Page 15
五、每条规则详细说明
2.不连续的信号回路检查检查:
图解：在BOTTOM层的CLK+和CLK-因电源层的分割，使电源层无法成
为其回路。
高速信号线出现跨岛，回流路径不理想
Page 16
五、每条规则详细说明
2.不连续的信号回路检查:
规则细则：
(1).如高速信号通过 Via跨越了电源和地层，放置换层电容且离信号Via不超过
200mil ，从而实现连续信号回路;（同规则一）
(2).采用包地来实现信号回路时，信号线离地网络不超过10mil；
信号通过Via换层时，回流路径改变，
放置过层电容，实现连续回路。
线间距应小于10mil
Page 17
五、每条规则详细说明
2.不连续的信号回路检查的案例一:
换层电容
通过放置换层电容，实现信号连续回路。（同规则一）
剪裁于40-LCNP90-MAD4XG
Page 18
五、每条规则详细说明
2.不连续的信号回路检查的案例二:
走线过孔太集中，镜像层形成槽孔，造成参考平面不连续
信号回路
Page 19
五、每条规则详细说明
3 .信号线包地检查:
空间受限包地无法再深入
EMI设计规则三：为高速（敏感）信号提供良好的信号回路，减少回路面积 ，
同时，起到隔离和屏蔽的作用。（2层板特别常用）
Page 20
五、每条规则详细说明
3 .信号线包地检查:
规则细则：
(1). 高速信号（CLK I2S DDR HDMI）和音视频敏感信号需要包地。
(2). 信号线离地网络最大距离为 10mil;
(3). 包地线离信号的 Pad距离为 200mil视为有效包地；
(4). 包地线要有足够的宽度而且要通过VIA接到地层；
200mil
线间距应小于10mil
Page 21
五、每条规则详细说明
3 .信号线包地检查的案例:
信号线包地
Page 22
五、每条规则详细说明
3 .信号线包地检查的案例:案例:
黄色走线即I2S信号线
PHILIPS机型 MT22机芯
I2S信号走线很长,而且走线靠近高频
头,49M内部频率的4倍频,对self-
pollution产生影响,采用包地处理和
接地后已解决.
Page 23
五、每条规则详细说明
4.包地线上相邻 2 个地孔的距离：
EMI设计规则四:对高速信号包地线相邻过孔距离不超过400mil。
400mil
Page 24
五、每条规则详细说明
4.包地线上相邻 2 个地孔的距离检查的案例一：
DDR芯片
高速信号线相邻过孔距离不超过400mil
剪裁于：40-00MS68-MAA2XG
双面板DDR
Page 25
五、每条规则详细说明
4.包地线上相邻 2 个地孔的距离检查案例二：
相邻过孔距离不超过400mil
Page 26
五、每条规则详细说明
5.信号层板边缘的地孔检查：
规则细则：
(1).接地孔尽量接近地平面边缘，接地孔距离地边缘最大不超过 200mil;
(2).地线上的相邻 2个地孔的距离最大为 400mil（同规则4)；
(3).尽量保证高速PCB板TOP or BOTTOM四周是地环,通过VIA接到地层。
200mil
TOP or BOTTOM的地环
EMI设计规则五：TOP和BOTTOM层四周保留一定宽度的地环，通过VIA连接起来。
Page 27
五、每条规则详细说明
5.地平面边缘的地孔检查的案例：
TOP or BOTTOM的地环
Page 28
五、每条规则详细说明
布线长度检查：
L1
L2
L=L1+L2
规则细则：
(1).频率越高，L要求越短;
(2).PCB长度要短于某一特定频率的1/4波长。
EMI设计规则六：高速信号的走线越短越好。
Page 29
五、每条规则详细说明
大多数天线的长度是等于某一特定频率的1/4或1/2波长（λ）。
因此在EMC的规范中，要求导线或走线的长度少于λ/20，否则它突
然地变成一根高效能的天线。
例如：假设有一根10 cm的走线在频率超过150 MHz时，将形
成一根有效率的辐射天线。因为在150 MHz时，其波长λ= 2m，所以
λ/20 = 10cm 等于 走线的长度；若频率大于150 MHz，其波长λ将变
小，其1/4λ或1/2λ值将接近于走线的长度10cm，随着频率的提高，
逐渐形成一根完美的天线。
布线长度检查：
我们知道波长和频率之间的物理关系：
λ =
300
f* =PCB介电常数 -
Page 30
五、每条规则详细说明
布线长度检查：
这里指的频率包括两方面信号：一、信号频率足够高；
二、信号边沿足够小；
我们知道，高速开关信号的EMI 发射带宽的计算公式：
f=1/πTr，
f为开关电路产生的最高 EMI频率，单位为 GHz
Tr 为信号的上升时间或者下降时间，单位为 ns。
如上升时间为1ns ，它所产生的最高EMI 频率为350MHz，而降为
为500ps，那么最高EMI 频率为700MHz。
因此，我们在layout时重点关注频率高和上升或者下降时间
快的信号。如CLOCK I2S DDR LVDS 等高速数字信号。
Page 31
五、每条规则详细说明
布线长度检查的案例：
DDR部分
Page 32
五、每条规则详细说明
7.过孔数量检查：
规则细则：随着频率升高，过孔的数量要减少，对于高速信号，尽量不做过孔。
一般信号的过孔数量最多不能超过 5 个。
EMI设计规则七：高速信号走线的过孔越少越好。
Page 33
五、每条规则详细说明
7.过孔数量检查的案例：
DDR部分
Page 34
五、每条规则详细说明
8.走线离板边的距离检查：
规则细则： 的信号网络(除GND），其走线离板边的距离大于40mil。
2.地平面边缘要比电源平面边缘宽80mil。
40mil
电源层
地层
80mil
EMI设计规则八：高速信号的走线离板边缘保留一定距离。
Page 35
五、每条规则详细说明
8.走线离板边的距离检查的案例一：
走线太靠边，不理想
Page 36
五、每条规则详细说明
8.走线离板边的距离检查的案例二：
最外加地线保护，线宽并加小接地孔.
Page 37
五、每条规则详细说明
9.连接到连接器上的Filter（R L C F ）安装位置检查 ：
规则细则：在插座上每个控制信号（I/O）网络放置Filter(L C
R F), Filter距离连接器的距离不得大于1400mil 。
EMI设计规则九：在插座每个I/O信号脚增加Filter,使干扰信号不能通
过连接线辐射出去。
1400mil
（备注：对于从 IC出来的干扰，Filter应接近IC放置）
Page 38
五、每条规则详细说明
9.连接到连接器上 的Filter（R L C F ）安装位置检查的案例 ：
在插座的根部放置电容器C. 在 LVDS插座的根部放置电容器C.
Page 39
五、每条规则详细说明
10.差分信号的检查：
规则细则： (1). 差分组内的长度差建议不能超过 80mil ；
(3). 2 组平行线间的距离大于3倍组内距离；
(4). 组内不平行部分的长度的最大值为80mil ；
(5). 增加Filter滤波。共模电感靠近IC输出，电容靠近插座输出引脚；
EMI设计规则十：差分信号layout注意： 1.阻抗配合（HDMI阻抗要求100欧）
2.组内和组间等长；
3.组内紧密耦合，组间远离防止串扰；
4.高速信号不走过孔（TOP布线）；
5.底层保留完整地平面。
Page 40
五、每条规则详细说明
10.差分信号的检查的案例一：
LVDS差分信号
Page 41
五、每条规则详细说明
10.差分信号的检查的案例而二：
HDMI
HDMI差分信号
Page 42
五、每条规则详细说明
11.串扰检查：
规则细则：(1). 串扰电压的大小与两线的间距成反比，而与两线的平行长
度成正比。所以，干扰信号距离其他走线间距大于 10mil ;
(2). 对干扰信号采用包地方法，起隔离和屏蔽作用，减少串扰。
EMI设计规则十一：频率越高和数字信号边缘翻转速率越快，对串扰影响越大。
Page 43
五、每条规则详细说明
11.串扰检查：
对干扰源采用包地方法，起到隔离和屏蔽作用。
Page 44
五、每条规则详细说明
11.串扰检查：
Page 45
五、每条规则详细说明
12.电源管脚的退耦电容位置检查：
规则细则：(1). 退耦电容距离电源管脚的最长距离为 200mil (5mm);
(2). 退耦电容距离地脚的最长距离为 200mil (5mm);
(3). DC-DC输出端离IC供电线路的最长值为1500mil;
(4). 退耦电容推荐放置在底层,电源通过VIA连接.
EMI设计规则十二：电源去耦电容离IC的引脚越近越好，DC-DC供电输出端尽量靠近
IC，这样电源和地走线都短。同时，保持电源和地线的连贯性。
Page 46
五、每条规则详细说明
12.电源管脚的退耦电容位置检查的案例：
退耦电容放置在底层,电源通过VIA连接.
建议：保证DDR部分每个供电管脚都有退藕电容
Page 47
五、每条规则详细说明
13.电源连线和地线回路的检查
EMI设计规则十三： (1)电源输出和地线之间的回路面积要少；
(2)电源输出与负载之间增加铁氧体磁珠起隔离作用;
(3) 同一输出电压各个负载之间增加铁氧体磁珠起隔离作用
DC-DC
输出 负载
24V
DC-DC
输出 负载
24V
回路面积大
回路面积小回路面积小
铁氧体磁珠
铁氧体磁珠
Page 48
五、每条规则详细说明
13.电源连线和地线回路的检查的案例: 电容直接连接形成环
加电感截断环路
连
接
线
电源板
Page 49
五、每条规则详细说明
13.电源连线和地线回路的检查的案例:
更改前:接地不良 更改后:大面积接地
TOP层更改情况
PHILIPS机型 MT22机芯
Page 50
五、每条规则详细说明
13.电源连线和地线回路的检查的案例:
更改前:接地过孔少 更改后:接地过孔增多
BOTTOM层更改情况
PHILIPS机型 MT22机芯
Page 51
五、每条规则详细说明
13.电源连线和地线回路的检查的案例:
附：部分芯片内部接地焊盘是主要的接地脚和散热脚，一定要保证接地良好
主芯片内部接地焊盘接地不良案例 仅四个角通过花焊盘连接
建议：针对此类IC，大焊盘大面积接地，焊盘内部采用以下过孔散热，焊盘外部的过
孔其孔边边缘距离大焊盘1mm以上或采取局部过孔塞绿油。
Page 52
13条规则细节汇总
1、四层板，在跨电源和地层的高速信号线附近是否放置换层电容，形成信号回路。
2、高速信号镜像层是否完整（跨岛，大于200mil的裂缝）；多层板信号线换层是否增加换层电容；
走线过孔是否太密 形成地平面不完整。
3、高速（敏感）信号是否包地隔离和屏蔽。
4、包地线和接地孔是否满足要求。
5、是否有地网络环对整个板子进行屏蔽；地线环上的过孔是否满足要求。
6、高速信号线长是否满足要求，特别是CLOCK信号和DDR部分。
7、高速信号是否有过孔，是否可以避免过孔；信号线上的过孔数量是否能减少。
8、走线离板边距离是否合适；能否实现地网络环屏蔽整个PCB板；多层板电源平面是否比地平面内
缩80mil以上。
9、连接器上的Filter（R L C F ）安装位置是否合适。
10、差分组的等长是否满足要求；组与组之间的距离是否合适；底部地平面是否完整。
11、容易串扰的信号间是否包地；不包地能否满足3W准则；能否减短平行长度。
12、退藕电容数量是否足够；退藕电容是否尽量靠近IC引脚；退藕电容用的过孔是否大过孔；芯片的
接地脚是否有效接地；芯片底部地平面是否完整。
13、远距离传输的电源网络是否有电感、磁珠等有效隔离；DC-DC、LDO等能否尽量靠经用电端。
Page 53
答疑时间
10分钟，请提问。
Page 54
谢谢！
