目录
41 印制线路板（PCB）说明
印制线路板定义
印制线路板基本组成
印制线路板分类
52 原理图入口条件
63 原理图的使用
74 结构图入口条件（游）
85 结构图的使用
96 电路分类
从安规角度分类
布局设计要求
各类电路距离要求
其他要求
117 规则设置
规则分类
基本设置
特殊区域
电源、地信号设置
时钟信号设置
差分线的设置
等长规则
最大过孔数目规则
拓扑规则
其他设置
168 安规、EMC
PCB板接口电源的EMC设计
板内模拟电源的设计
关键芯片的电源设计
普通电路布局EMC设计要求
接口电路的EMC设计要求
时钟电路的EMC设计要求
其他特殊电路的EMC设计要求
其他EMC设计要求
199 DFX设计
空焊盘（dummy pad）
0402阻容器件的应用条件
2010 孔（结构）
孔的分类
支撑孔（Supported Holes）
安装孔设计要求
工艺定位孔设计要求
非支撑孔（Unsupported Holes）
过孔设计要求
常用过孔的选用要求
2711 印制线路板叠层设计
板材的类型
板材的使用方法
线路板加工主要用层说明
线路板叠层结构设计方法
信号层设计要求
平面层设计要求
阻抗控制
3112 格点
格点的作用
格点的设置要求
布局格点设置要求
布线格点设置要求
其他设置
3313 Fanout设置
基本FANOUT要求
电源、地Fanout要求
信号线Fanout要求
3614 布线通道规划
布线通道计算规划
高密区域布线规划
重要信号布线规划
4015 布线
PCB布线类型
常规PCB布线基本要求
特殊信号线
时钟线布线规则
并行总线布线要求
高速串行总线布线要求
差分线布线要求
电源、地线
4616 背板设计要求
背板简介
背板用连接器简介
背板布局要求
背板布线要求
背板电源、地设计要求
4817 设计文档规范
设计文档
投板数据要求
归档数据要求
印制线路板（PCB）说明
印制线路板定义
印制电路板PCB(printed circuit board)是重要的电子部件，是电子元件的支撑体，是电子元器件线路连接的提供者。传统的电路板，采用印刷抗蚀刻剂的工法，做出电路的线路及图面，因此被称为印刷电路板或印刷线路板。由于电子产品不断微小化和精细化，目前大多数的电路板都是采用贴附抗蚀刻剂(压膜或涂布)，经过曝光显影后，再用蚀刻方式做出电路板。
印制线路板基本组成
线路与图面(Pattern): 线路是作为元件之间导通的工具；图面则是指在设计上根据需要铺设的大铜面作为接地及电源层。线路与图面是同时做出的。
介电层(Dielectric)用来保持线路及各层之间的绝缘性，俗称为基材 。
通孔(Through hole ): 通孔分为插件通孔(plated through hole)，过电通孔（via）和非导通孔（Non-plated through hole）。元件是通过插件通孔固定且与一层或以上的线路相连；过电通孔根据孔的分布层分为盲孔、埋孔和过孔，其目的都是通过该过电孔将2层或以上的线路层连接起来；非导通孔通常是用作电子元件装联时定位，电子元件或设备组装时固定螺丝用。
防焊油墨(Solder resistant /Solder Mask) :并非全部的铜面都要需要进行表面处理，因此不需要做表面处理的区域，会涂敷绝缘油墨层(通常为环氧树脂)，主要功能是避免表面处理时或焊接组装时线路间短路。
丝印（Legend /Marking/Silk screen): 主要的功能是在电路板上标注各零件的名称，方便组装后维修及辨识用。
表面处理(Surface Finish):由于铜面在一般环境中容易氧化，会导致装联过程中焊锡性不良，因此需要对需焊接的铜面上进行保护，这种保护方式成为表面处理。表面处理通常有喷锡(Hot Air Solder Leveling)，化金(Electroless Nickel/Immersion Gold)，化银(Immersion Silver)，化锡(Immersion Tin)，有机保焊剂(Organic Solderability Preservative)。
印制线路板分类
按结构可分为：单面板、双面板、多层板（盲孔多层板和埋孔多层板）。
按基材类型可分为：刚性板、柔性板、刚柔接合板、陶瓷基板、铝基板。
按其他分类可分为：厚铜板、高频板、埋铜板、埋光纤板、埋容板，埋阻板、阶梯板
按公司现有设计分为：普通板和高端板。
原理图入口条件
原理图用CADENCE的Design Entry HDL设计。
原理图必须使用标准库设计，具体方法请参考《库平台使用指导书》。
原理图需要进行设计评审，满足各项评审要求。
说明：原理图设计评审要素表由产品部制定，并进行审核。原理图如为改版，没有改动的器件
位号必须与上一版本一致，新增的器件使用新位号，不能使用已删除器件的位号。
原理图不允许放可替代器件，如果管脚兼容，只能放一种。
说明：为了保证设计的正确性和可检查性，PCB上不允许器件叠放。
原理图需有PCB设计流程卡，当中要详细说明设计时间，功能框图，信号类型，电源功率等信息。
原理图应用公司的PLM流程。
原理图的使用
原理图不能随意更改。
原理图导入的设计方法请参考《原理图导入操作指导书》。
如果元件位号需根据布局的顺序从左至右重新排序请参考《元件位号重排操作指导书》。
对于线序可调的器件，要求在原理图里调整网络，不允许在PCB上调整管脚后反标回原理图。
原理图库和封装库的使用请参考《库平台使用指导书》。
结构图入口条件（游）
结构图需包含完整的外形尺寸、禁布区，结构定位器件，定位孔信息。
结构图输出比例必须是1：1。
结构图必须是DXF文件格式。
结构图的单位为mm，精度4位。
结构图的命名方式为“单盘板号_毛坯图号”。
结构图的坐标原点必须是单盘左下角两边延长线的交点。
结构图必须以元件面为视图基准方向，面板在下方，背板连接器在上方。
结构图中有特殊设计要求，例如孔的兼容设计、特殊孔的公差要求等，需局部放大，标注说明。
其他要求在结构图的“技术要求”里面体现，包括金属化和非金属化孔的要求、器件装配高度限制、铺裸露铜箔的区域说明。
结构图必须有设计人、审核人的签名以及日期。
结构图的使用
结构图必须做成机械symbol。
结构图上的所有层只导入机械symbol新增的“DXF******”层（*表示6位的年月日），导入后不允许旋转、镜像、删改视图。
机械symbol单位和精度必须与结构图一致。
机械symbol的图幅大小为4000*4000mm，原点偏移为2000*2000mm。
机械symbol的坐标原点必须是单盘左下角两边延长线的交点。
机械symbol上必须包括outline/routekeepin all/packagekeepout TOP/ packagekeepout BOTTOM
OUTLINE层表示板的外形，用宽度为0的线表示。
Routekeepin all 层表示所有层的可布线区域，用shape表示，范围为outline内缩。
packagekeepout TOP 表示TOP层禁止放器件的区域，需添加TOP层限高属性。
packagekeepout BOTTOM表示BOTTOM层禁止放器件的区域，需添加BOTTOM层限高属性。
结构图上要求的板边禁止布线但表层可布地线的区域，在平面层用anti etch填充，在信号层用route keepout 区域来限制。
结构图所标注安装孔的属性必须是PIN。
布局评审前将TOP/BOT层数据导成DXF格式，发给结构设计人员核对。
电路分类
从安规角度分类
L/N线（一次电路侧）：110v、220v以及和L/N没有隔离的其他所有电路的布线。
-48v/RTN类（危险电压二次电路）：-48v、-60v、5v、12v给单盘供电的布线以及和这些电源没有隔离的其他电路。
低压电源电路类（SELV电路，但有能量危险）：持续功率大于15V的，但低于-48v的电源电路的走线，可以是单盘外供电电源，也可能是单盘内部转换产生的。该电源不仅仅是数字电路的电源，还包括模拟电路的电源。
96V/回流线（TVN-3电路）：ISDN远端盘的96v布线（从电压变换处到转接外线的继电器处）。
铃流线（TNV-3电路）：铃流布线。
用户线（TNV-3电路）：用户板上a、b线，XDSL板上的a、b线。
信号线—出户外信号线（TNV-1电路）：单盘上直接连接户外线缆的布线。包括E1/T1/E3/T3、网线、串/并口线。
信号线—不出户外信号线（SELV电路，但无能量危险）：不出户外的信号线缆在单盘上的布线，以及出户外信号线经接口器件后的电路的布线。包括音视频信号线，功能驱动控制线、告警线、数字信号线、模拟信号线。
PGND(独立于电源、信号之外的人可触及的等电位体)：单盘上的PGND布线。包括与拔盘器、金属外壳、导轨、光口屏蔽壳等相连接的网络。
布局设计要求
保险丝尽量靠近电源入口
不同极性的保险丝不要在PCB的相邻层平行布线，防止内层绝缘破坏造成短路烧板。
同类型电路尽量集中，不同类型电路尽量不交叉。
-48v/RTN类电路要单独分一个区域布局，其他电路尽量不要与该区域的器件等交叉。
L/N线布局区域与其他区域分开。
TNV-3对外接口电路布局是，尽量靠近连接器，单独分区，不与其他电路交叉。
各类电路距离要求
各类电路过孔到线，线到线，孔到线的airgap间距要求表（单位：mm）：
L/N线
-48v/RTN类
用户线类
出户外信号线
96V/回流线
铃流线
低压电源电路
不出户外信号线
PGND
L/N线
-48v/RTN类
用户线类
出户外信号线
96V/回流线
铃流线
低压电源电路
不出户外信号线
上表中的要求均为同层之间的间距要求，如果是相邻层间要求不小于。
上表中“/”前为表层间距要求，“/”后为内层间距要求，且均为强制要求。
其他设置
E1、T1、E3、T3、DS3信号，最小线宽不能小于10mils。
用户线信号最小线宽不能小于12mils。
信号线与铜箔的间距最好大于15mils，防止对信号的阻抗有影响。
其他要求
直流熔丝焊盘两端的间距要求不小于2mm，交流熔丝焊盘两端的间距要求不小于。
对于插装的电源模块，要防止无台阶的金属外壳与印制板铜皮的间距不够，所以尽量不要让电源模块的输入输出铜皮都放在元件面上，或者元件面焊盘添加阻焊剂。
对外接口信号线尽量不布在元件面上，避免被压在金属外壳下，或者依靠助焊剂来绝缘。
表层布电源线要防止不在外壳或接地的金属外壳器件下，以免金属外壳和表层走线穿过阻焊膜短路。例如晶体和表层信号线短路。
线宽和电流的关系请参考下图。
规则设置
规则分类
规则通常分为物理规则和电气规则。
物理规则一般是指PCB板上最小线宽和过孔大小的规则，以及PCB板的DFX要求的相关规则等。
电气规则一般是指差分规则、时序规则、阻抗控制规则、串扰控制规则、电气安全控制规则等。
在印制板上，物理规则和电器规则都是通过控制布线、过孔、层叠、焊盘和铜箔等的物理实现而达成的。
基本设置
对于不同的铜厚，最小设计线宽和线间距有不同要求，线宽/线间距最小设计值必须大于表5的推荐值。
说明：如有线宽/线间距特殊需求时，设计值必须先征得相关厂家，产品线以及工艺部门的同
意，并且确保最小设计值在表2的最小值和推荐值之间。
线宽/线间距最新设计值（单位：mil）
铜厚
外层线宽/线间距最小值
外层线宽/线间距推荐值
内层线宽/线间距最小值
内层线宽/线间距推荐值
4/4
5/5
4/4
5/5
1OZ
5/5
6/6
4/4
5/5
2OZ
8/8
12/12
8/8
10/10
线间距要求大于线宽。
说明：如5mil的线宽，建议线间距设置为8mil。
布线与过孔airgap距离不能小于5mil
说明：对于局部高频区域布线与过孔airgap的最小一般可以允许4mil。但如果小于4mil，一定需要与厂家确认。
布线与过孔airgap距离尽量大于等于5mil
过孔间距必须满足表7的推荐值要求。
说明：如过孔间距特殊要求时，设计值必须先征得相关厂家的同意，并且确保最小设计值在表
3的最小值和推荐值之间。
孔间距、孔线间距的推荐值和最小值（MIL）
名称
TOP层推荐值
TOP层最小值
BOTTOM层推荐值
BOTTOM层最小值
内层推荐值
内层最小值
VIA-VIA
8
5
8
5
8
5
VIA-TVIA
8
5
12
8
8
5
VIA-LINE
6
4．5
6
4．5
5
4
关于最小过孔的选择，优选厚径比控制在8以下，小于等于10属于可选，大于10需要慎选并需要与具体的生产厂家确认。
特殊区域
PCB板上需要定义的特殊区域一般有以下几种：
常用的特殊区域
名称
定义
备注
高压区域
常用与220V、70V、-48V、BGND等网络分布的区域
一般指有效值高于36V的区域为高压区域
BGA区域
BGA封装区域
禁布区
禁布局、禁布线、禁布过孔等区域
对外接口区域
外接电缆接口与隔离期间之间的PCB上的电流区域
有禁布要求的区域必须要根据禁布区种类在PCB板上设置相应的禁布区域：如器件布局禁布区、布线禁布区、过孔禁布区。
按限高要求设置一个高度区域要求描述层（Body-height）。
对于高压区域内的过孔、布线、铺铜、焊盘相互的间距要求，必须满足《印制板（PCB）安规设计规范》的间距要求。
如果高压网络与低压网络区域无法区分，建议单独对高压网络属性进行相关的安规需求设置。
-48V区域的电路过孔必须采用安规过孔。保险丝前过孔设置为Via36-24-172，保险丝后设置为Via36-24-80。
BGA区域使用BGA区域专用过孔，ICT测试点过孔除外。
建议BGA器件的中心要求设置“十”字形的过孔禁布区，如下图所示。
BGA中心孔禁布区
PCB板采用常规波峰焊时，BGA区域不允许有通孔的ICT测试点。
建议、和的pin间距BGA区域的最小线宽不小于5mil
对外接口区域的过孔、布线、焊盘、铜箔相互间的间距要求尽量按照高压区域的安规要求设置。
说明：这些接口都是外接电缆的，处于防护设计（如打静电）的考虑，因此建议关注这区域的安全设计。
建议对外接口区域的布线线宽尽量大于10mil。
当出现表7所列区域互相重叠的情况，建议按以下优先级顺序设置区域规则。区域属性优先级：禁布区＞高压区＞对外接口区＞ＢＧＡ区。
电源、地信号设置
电源、地网络需要设置最小Fanout线宽。
电源，地网络最小线宽推荐为15mil。
电源模块的大电流输入和输出口处，如需要通过过孔换层，尽量用大孔径过孔。
电源布线的最小宽度必须满足最大电流的通流能力。
电源布线的通流能力推荐有50%的降额。
时钟信号设置
时钟信号网络增加3H规则属性。
关键时钟信号设置优选的布线层。
多负载的时钟信号网络必需设置合适的拓扑结构规则。
建议单盘上的所有时钟信号进行SI验证。
差分线的设置
差分信号的线宽和PCB板上其他单线信号的线宽不允许相同。
说明：50欧姆阻抗的单线不能与100欧姆差分阻抗的差分线线宽相同。
差分线必需设置相位差、线间间距、允许的最大非耦合长度要求。
尽量保持阻抗的连续性。
说明：如果BGA区域差分线线宽/线距为4mil/4mil，其他区域最小线宽比4mil大，则注意线宽变大后需要改变线间距，如6mil/9mil。
同层差分线与其他信号的中心间距应不小于2S，S为差分线自身的线间距。如下图：
等长规则
信号需要等长处理，必须给信号赋予等长规则，如通过设置延时规则、绝对等长值、相对等长值、总链路长度值等属性实现。建议优选延时规则进行设置。
说明：在设计时需要考虑信号线在表层和内层的延时是不同，因此最好增加表层布线长度要求属性，保证信号的延时性一致。
最大过孔数目规则
以上高速信号要求设置网络上过孔最大数不能超过3个。
拓扑规则
多负载网络（例如：CPU总线，内存总线）需要设置拓扑规则，约束布线方式。SI
说明：常用的拓扑结构有：菊花链（Daisy Chain）、星形（Star）、远端簇型（Far End Cluster）、
最小生成树（Min Spanning Tree）。
常用拓扑列表
拓扑
图示
菊花链
driver——|————|————|————load4
—load1 —load2 —load3
星形
-load1 -load3
Driver———|———|
-load2 -load4
远端分支
|——load1
Driver—————————|——load2
|——load3
最小生成树
Driver—————————|——load1
|————|——load2
—load4 |——load3
其他设置
E1、T1、E3、T3、DS3信号，最小线宽不能小于10mils。
用户线信号最小线宽不能小于12mils。
信号线与铜箔的间距最好大于15mils，防止对信号的阻抗有影响。
安规、EMC
PCB板接口电源的EMC设计
PCB板接口电源一般由防雷、过欠压保护、缓启动、共模滤波组成。
布局需按照电源流向，避免输入输出交叉布局。参考《48v电路设计指导书》
整个电源通路布线宽度满足过流要求。
-48V和对应的0V在满足安规的前提下并行、相邻布线，在相邻层布线。
板内模拟电源的设计
板内模拟电源通常用π型滤波，LC滤波或DC/DC变换设计。
布局时尽量靠近使用该电源的电路。
布线宽度要满足过流及直流压降的要求。
π型滤波建议按以下方式布局布线：
LC滤波建议按以下方式布局布线：
关键芯片的电源设计
芯片周围的储能电容均匀分布根据芯片手册，就近放置指定参考值的虑波电容。
滤波电容放置的数量适当，均匀。
普通电路布局EMC设计要求
参考电路功能框图，根据信号基本流向布局，不同功能的模块电路区别放置。
数字电路与模拟电路分开布局。
高速电路与低速电路、时钟电路分开布局。
干扰源于敏感电路分开布局。
单盘焊接面尽量避免放置敏感器件或强辐射器件，以防干扰相邻槽位单盘或被相邻槽位单盘干扰。
晶体、晶振、继电器、开关电源等强辐射或敏感器件距离板边要不小于1000mil（25mm）。
接口电路的EMC设计要求
接口信号的滤波、防护和隔离器件靠近接口连接器放置，先防护，后滤波。
接口变压器、光耦等隔离器件做到初级与次级完全隔离，无相邻平面耦合，对应的参考平面隔离宽度不小于1000mil（25mm）。
接口变压器与连接器之间的信号网络无交叉，如果存在交叉，优先调整变压器的接法，以保证变压器初级与连接器之间的信号网络不交叉，布线长度不大于1000mil（25mm）。
变压器、光耦对应的焊接面区域尽量不放置其他器件。
接口芯片尽量靠近变压器或连接器。
网口、E1、T1口、串口的接收、发送匹配电阻靠近对应的接口芯片放置。
接口差分信号严格遵守差分线规则，不同差分对之间的距离满足2S原则，且无接口信号以外的信号线。
有外接电缆的接口变压器与对应连接器之间的平面层挖空，同时挖空区域无其他无关信号。
保护地与板内的参考平面不重叠。
面板安装孔接保护地。
跨分割区的复位线在跨分割处加桥接处理（地线或电容）
接口芯片的电源、地参考器件手册处理，分割区不能扩展到对外接口信号线附近。
时钟电路的EMC设计要求
时钟输出的匹配电阻靠近晶振或时钟驱动芯片的输出脚，距离不大于1000mil（25mm）。
时钟驱动器靠近晶振放置，距离不大于1000mil（25mm）。
不同频率不同相位的晶振及时钟电路不相邻放置。
表层尽量不布时钟线，如表层布时钟线，则布线长度不大于500mil（13mm）。
时钟线要有完整的地平面回流，跨分割处需桥接处理。
时钟线与其他信号线间距满足3H规则。
不同频率相位的时钟信号线间距满足3H规则。
时钟线距离板边及IO接口信号间距不小于1000mil（25mm）。
时钟线打孔换层时，在旁边接一地孔。
时钟线与相邻层平行布线长度不大于1000mil（25mm）。
时钟线无分支。
其他特殊电路的EMC设计要求
看门狗电路及复位芯片距离板边不小于1000mil（25mm）。
隔离器件（磁珠、变压器、光耦、电阻、电容等）尽量放在分割线上，且两侧分开。
扣板连接器的滤波电容布局数量位置合适。
板内散热器建议多点接地，且距离板边不小于1000mil（25mm）。
数模转换器件放在模拟、数字信号的分界处，避免模拟与数字信号布线交叠。
一对差分线上的滤波器件同层对称放置。
其他EMC设计要求
板上阻抗控制及匹配设计正确。
布线没有多余的线头。
散热铜皮建议接地。
电源、地布线要尽量短同时尽量粗。
相邻布线层布线方向垂直，如有平行，其平行长度不大于1000mil（25mm）。
地址总线（尤其是低3位）参照时钟布线要求。
DFX设计
空焊盘（dummy pad）
为了PCB生产时平衡层压树脂分布，需要在PCB的空白区域添加dummy pad。
dummy pad设计成直径50mil的圆形铜块，间距为30mil，排列没有限制。
dummy pad与其他网络及铜皮的间距内层不小于30mil，外层不小于80mil。
布线的垂直面上不要有dummy pad，避免对平衡度有影响（尤其是接口信号）。
电源、变压器下面在满足安规的前提下可以添加dummy pad。
表层不建议添加dummy pad，如必须添加，top和bottom层对称添加。
0402阻容器件的应用条件
当PCB的整板PIN密度>240时，可以使用0402封装。
当局部密度>600，但整板PIN密度<240时，局部可使用0402封装。
对于面积较大的PCB板，建议在0402器件集中区域添加MARK点，防止贴片过程中精度偏差。
孔（结构）
孔的分类
根据在PCB上的作用可以分为两类：支撑孔和非支撑孔。
支撑孔（Supported Holes）
PCB现在用到的支撑孔可以分为两种：安装孔和工艺定位孔。
安装孔（Mounting Hole）：通过紧固件（如螺钉、铆钉等）将PCB安装到结构件上（机框、拔盘器等），用于固定的孔。
工艺定位孔(Tooling Hole)：用于PCB制造、装配和测试流程中定位的一种圆形或槽型的孔。
安装孔设计要求
安装孔严格按照结构要素图的定位和尺寸要求设计。
星月孔
说明：金属化小孔一般接PG，大孔为非金属化孔。
如果安装孔有网络连接，用金属化安装孔，一般接地。
金属化孔
有安装铜箔的非金属化安装孔的阻焊开窗大小应该与螺钉的安装禁布区大小一致。
有安装铜箔的非金属化孔阻焊
锥形孔（Countersink Hole）设计必须按照结构要素图设置锥形钻孔方向。
说明：锥形孔多用于隐蔽安装螺钉，为非金属化孔。
工艺定位孔设计要求
工艺定位孔需放置2～3个，位于PCB板的对角不对称放置。
说明：如果结构图中给出了定位孔位置，需按结构图设计。
工艺定位孔为非金属化孔，孔径3mm，TOP面和BOTTOM面阻焊开窗比孔径大10mil。
工艺定位孔
工艺定位孔可以借用其他尺寸和位置满足要求的非金属化孔。
非支撑孔（Unsupported Holes）
PCB中非支撑作用的电镀孔，连接PCB上不同布线线段的桥梁，定义为“面间连接”。包括通孔和埋孔、盲孔、背钻孔、阶梯孔。
通孔（plated through hole）穿过PCB所有层，两面开孔，PCB中用到的过孔无特殊说明一般即指通孔。
说明：非支撑作用的电镀孔包括插装器件安装pin脚和过孔，因器件安装pin脚的设计要求和
规格在器件封装库中已经确定，本规范中的通孔均指过孔。
盲孔（Blinded via）是过孔的一种，只在PCB一面开孔。
埋孔（Buried via）是过孔的一种，在PCB的内部开孔，外面不可见。
埋盲孔示意图
说明：埋、盲孔主要用于高密PCB板中。a、b分别表示埋孔的设计参数孔径和深度，c、d、e分别表示盲孔的设计参数表层环宽、孔径和内层环宽。
背钻孔（Backdrill）是过孔的一种，在PCB加工工艺上先像通孔一样加工，再用钻头从另一面将过孔的Stub除去。
背钻孔示意图
说明：Backdrill多用于背板上，在普通PCB上应用较少。高速串行信号速率达到
或者以上，当互连通道中有过孔Stub长度超过60mil时，需要采用恰当的PCB加工技术去掉
过孔Stub的影响，这些PCB加工技术包括：Backdrill、微孔、埋盲孔等。
阶梯孔（Steppde Hole），当PCB厚度≥，存在插装器件不出脚或通孔回流焊工艺焊点锡量不足，可使用阶梯孔技术。
阶梯孔
过孔设计要求
过孔的最小间距必须≥过孔的反焊盘+该区域最小线宽。
打孔要求
说明：设计中不能出现过孔将周围的平面打断的现象。
过孔与铜箔连接时，普通PCB板过孔用花盘连接方式，对于带电流和大功率的PCB板，有散热需求推荐用全连接过孔。
全连接和化盘连接
说明：铜箔和孔的链接有两种，花焊盘连接和全连接，全连接过孔散热较花盘快。
金属外壳封装，丝印框周围禁布过孔。
过孔不能位于焊盘上。
过孔的隔离焊环最小满足5mils。
常用过孔的选用要求
优选使用孔径大的过孔，过孔厚径比≤10：1。
Via命名一般为“via焊盘-孔径-antipad”，默认单位为mil。
如果过孔的厚径比大于10：1，需要和PCB加工厂家确认。
PCB上对过孔无特殊要求的区域，用普通过孔，根据布线宽度选择合适的过孔。
一般布线过孔表(单位：mil)
板上布线宽度
使用via
L≤30
via22-12-32
L>30
via30-20-40
PCB上BGA区域，使用BGA过孔。
BGA过孔列表（单位：mil）
BGA PIN
间距
布线层
线宽
线间距
线到孔
距离
孔间走线
数量
使用过
孔类型
内层
\
NA
5
1
via22-12-32
内层
\
\
5
2
via20-10-30
内层
4
4
5
3
via18-10-28
1mm
内层
\
NA
5
1
via20-10-30
内层
4
4
2
via18-8-28
内层
4
NA
1
via18-8-28
说明：在PCB加工中为塞孔处理，孔的TOP面和BOTTOM面都不做阻焊开窗，即阻焊开窗为null。Full的过孔表示在负片是全连接。
PCB上的高压区域，使用安规过孔。
安规过孔列表
封装名
孔径（mil）
备注
via24-12-172
12
-48V 区域，保险丝前用，热/反焊盘170mil
via32-20-100
20
-48V 区域，保险丝后用，热/反焊盘84mil
PCB在生产加工中要做ICT测试，使用ICT测试孔，其封装名为“Tvia孔径-反焊盘”，默认单位为mil。
测试过孔列表
封装名
孔径（mil）
备注
Tvia12-32
12
BOTTOM面环宽增大，便于测试
Tvia10-30
10
BOTTOM面环宽增大，便于测试
说明：通孔类测试孔测试面阻焊开窗为焊盘直径+8mil，另一面阻焊开窗为孔径+5mil。测试焊
盘通常为32mil或40mil。
印制线路板叠层设计
板材的类型
板材参数表
板材类型
介电常数
介质损耗
阻燃等级
玻璃化温度
常规 FR4
±
≤
UL94 V-0
≥135℃
高Tg FR4
±
≤
UL94 V-0
170-220 ℃
低介质损耗改性FR4
±
≤
UL94 V-0
≥150℃
高频板材
<
≤
UL94 V-0
≥180℃
RCC
±
≤
UL94 V-0
≥135℃
说明：基材——印制板板材的绝缘部分。基材可以是刚性的也可以是挠性的，可以是覆金属箔
的也可以是不覆金属箔的，覆金属箔的称为芯板，不覆金属箔的称为半固化片。
介电常数——电子在介质中电容量与在真空中的电容量的比值。
介质损耗——由于介质电导和介质极化的滞后效应,在其内部引起的能量损耗。
RCC——Resin Coated Copper，即"附树脂铜皮"或"树脂涂布铜皮"，主要用于高密度电
路(HDI Board-High Density Interconnection Board)制造，生产时可以增加高密度小孔及细
线路制作能力的材料。因为小孔制作除了包括饡孔工作之外，也包括盲孔的电镀工作。因为盲
孔电镀基本上不同于通孔电镀，药液的置换难度比较高，因此介电质材料厚度也尽量的降低。
针对这两种制作特性的需求，恰好RCC能够提供制作的这些特性需求，因此而被采用。
板材的使用方法
电路设计的信号最高工作频率低于1GHz时，采用常规FR4材料。
电路设计的信号最高工作频率1GHz~6GHz时，推荐选用低介质损耗增强型FR4材料。
电路设计的信号最高工作频率7GHz以上时，推荐选用高频材料
当PCB叠层大于14层是，推荐选用高Tg FR4材料，可以提高焊接工艺的可靠性。
当孔径与板厚比大于10时，推荐选用高Tg FR4材料，可以保证制板成功率。
但设备运行环境温度长期高于80度时，推荐选用高Tg FR4材料，可以提高使用寿命。
线路板加工主要用层说明
丝印层——包含器件位号，盘名及其他相关说明信息。
阻焊层——表示单盘上需焊接或散热露铜的区域，该区域需做表面处理。
信号层——将原理图中所有网络实现在物理关系互连的线路层，用正片出光绘。
平面层——将原理图中的电源、地网络连通的线路层，同时提供阻抗控制的参考平面用负片出光绘。
DRAWING层——制板说明层，包含阻抗控制表、钻孔表及叠层厚度等其他制板相关信息。
Drill 层——将印制板上需要钻孔的信息表示为数控钻床识别的数据格式，包含钻孔直径、位置和数量等信息。
线路板叠层结构设计方法
信号层设计要求
信号层必须有一个相邻的平面层提供信号回流路径。
信号层在保证阻抗的条件下尽量减少到平面层的距离。
信号层的层数根据线路板整体布线密度、局部布线密度、成本等因素综合确定。
平面层设计要求
平面层所需数量根据电路设计的电源种类及功耗，信号层的数量等因素确定。
电路设计中的关键大功耗电源建议与地平面层相邻，并保证两个平面层的间距最小。
平面层分为负片设计和正片设计，一般用负片设计。
大于或等于48V的电源、地平面与低压电源、地平面在空间上禁止重叠，在同一平面上间隔要大于80mil（2mm）。
PG在空间上不与板内的电源、地平面重叠。
平面层距离板边最小间距为20mil（）。
电源平面层相对地平面层内缩大于60mil（）。
时钟信号、高速接口总线、敏感信号等关键信号不得跨平面层的分割线。
对外接口电路中变压器下方需挖空处理。
电源平面分割线需要选择合适的线宽，BGA区域最小线宽20mil（），安规区域最小线宽80mil（2mm），常规区域最小线宽30mil()。
分割线不允许跨越孔径大于其宽度的金属化孔，防止在分割线两侧形成热焊盘，导致分割线两侧的网络短路。
负片层中，对于大面积需挖空区域用ANTI ETCH填充，避免出现孤岛。
平面层中，压接通孔焊盘一般用全连接方式铺shape。
平面层用正片设计时铜皮分布尽量均匀，避免出现大面积的无铜区域。
正片可以选择全连接方式，对于过大电流的设计，建议用正片设计平面层。
要保证平面层铜皮的连续性，不能被密集的过孔打断。
平面层如果是压接孔一般用全连接方式。
叠层设计要求线路板需中心对称设计层叠结构。
叠层设计的CORE厚度需通过阻抗控制线宽、线间距、布线格点等因素综合确定。
叠层设计尽量参考《烽火通信PCB设计叠层参考模板》。
PCB外层一般选用的铜箔，内层一般选用1OZ的铜箔；尽量避免在内层使用两面铜箔厚度不一致的芯板。
PCB板布线层和平面层的分布，要求从PCB板层叠的中心线上下对称，（包括层数，距中心线距离、线路层）尽量相对与PCB垂直中心线对称。
阻抗控制
特征阻抗是传输线上任一点入射波的电压与入射波的电流比值，或反射波的电压与电流的比值。
在阻抗控制PCB板的设计中，需要考虑铜厚、线宽、介电常数、介质厚度、阻焊等因素的影响。
按照阻抗设计要求，在保证总板厚的前提下选取合适的半固化片和芯板厚度组合。
选用的厚度参数尽量与厂家已有的相同，避免专门定制，不必要的提高成本。两层之间的半固化片厚度不宜太薄，一般采用两片叠加而成。
阻抗线设计中线宽定义应该考虑目前厂家的加工能力（通常应不小于5mil）。在计算阻抗时，需要将铜线的蚀刻差异计算在内。
说明：线宽在PCB加工的时候分2部分，上表面宽度和下表面宽度。
微带线各带状线结构模型
上图中W1为下表面宽度，W为上表面宽度，设计线宽是指下表面宽度W1，由于厂家加工能力的限制，上下表面会产生一定的偏差，而不是相等，具体参考下表。
内层上下表面线宽差值
底铜厚度
上下表面线宽差
W1-W(mil)
内层
外层上下表面线宽差值
底铜厚度
完成方式
上下表面线宽差
W1-W (mil)
外层
+plating
1
+plating
考虑到半固化片在层压时会出现的流胶现象，会使半固化片的实际厚度变薄，并由此对阻抗造成的影响。计算半固化片厚度，残铜率参考数据间下表。
普通PCB板残铜率
平面层（电源，地层）
信号层
残铜率
90%
10%
说明：半固化片实际厚度按以下公司计算，H1=H- (1-A1)×T1-（1-A2）×T2
H1:半固化片的实际厚度 H：半固化片理论厚度 A1、A2：半固化片两面铜箔的残铜率T1、
T2：半固化片两面铜箔的厚度表层采用电镀处理方式，不计算表层的残铜率。
半固化片类型
半固化片固化后理论厚度
106
±
1080
±
2113
±
2116
±
7628
±
格点
格点的作用
格点设置分单格点系统和多格点系统。单格点系统就是在一个坐标只有一种格点。如设置X方向格点坐标为25mil，Y方向格点为5mil。则鼠标的所有操作都在（25mil，5mil）格点的整数倍上。多格点系统则在一个坐标方向上有多种格点。如设置X方向为5 2 8 5mil，设置Y方向为5 4 6 5mil。鼠标的所有操作只能在X方向上5 2 6 5mil和Y方向上5 4 6 5mil相交的点上。其中X方向上5+2+8+5=20mil，Y方向上5+4+6+5=20mil交叉处显示大格点，其他方向显示小格点。格点如下图
格点设置图
设置格点布局，可以提高布局效率，方便Fanout及布局调整。设置格点布线，可以提高布通率及布线效率，且布线美观匀称，更有利于加ICT测试点。格点系统主要应用在布局、Fanout和布线上；多格点系统一般仅在布线上使用。
格点的设置要求
布局格点设置要求
无定位要求器件用格点布局时，采用器件封装原点作为参考点。
无定位要求的IC器件布局设置格点优选50mil，可选25mil。
封装尺寸0603及以上封装阻容器件在非BGA区域布局要求格点为X：25 25mil；Y：25 25mil。
1mm的BGA区域，封装小于0603（包括0603）的阻容器件建议布局格点为X：，Y：。格点最小不能小于5mil。
PCB板布局密度高时，小型表贴装器件，布局格点不能小于5mil。
无定位要求的插装器件，布局格点设置为100mil
布线格点设置要求
布线格点分为单线格点和差分格点。
单线布线格点设置，单线线宽确定后，若需要在两个Fanout过孔之间布两根线，可以设置格点布线。假设线宽为a，线距为b，两个过孔之间的间距为c，则x和y的布线格点计算设置为：[c-(a+b)]/2 a+b [c-(a+b)]/2。如下图：
过孔间走两根线格点计算图
说明：例如某PCB板要求单线线宽为5mil，两根线间距可以设置为6mil，10mil的过孔，两
个过孔的中心距为50mil，要求在两个过孔中心可以布两根线，则根据上面所说的公式可以计
算x和y的布线格点设置为： 11 。
差分布线格点设置，根据阻抗要求计算出差分线的线宽和线间距后，也可以设置差分线的布线格点，根据差分线的线宽、线距以及线到孔的最小间距计算出Fanout过孔的中心距。计算方法与PCB板格点计算方法相同。
Fanout设置
基本FANOUT要求
布局时成排且较近的电阻、电容，布局时建议TOP和BOTTOM两面错开放置（单面布局例外），这样更有助于Fanout。布局时器件之间保证足够的空间来Fanout。
PCB板Fanout前必须设置过孔类型。过孔类型需满足工艺和安规要求。
Fanout的过孔在50mil的大格点上。Fanout时保证两个过孔间能够走两根线。（及以下BGA区域除外）。
Fanout时尽量考虑ICT测试点，并最好在Fanout时将ICT测试点加上，利于后续设计。
PCB板Fanout前必须设置电源、地线的最小线宽。
说明：当焊盘宽度小于25mil时，要求Fanout的线宽和焊盘一样宽；当焊盘的宽度大于25mil时，要求Fanout的线宽不小于25mil。
PCB板Fanout前必须设置差分规则，避免差分线Fanout分开。
Fanout的顺序为电源、地网络优先；其次是差分线Fanout；然后是时钟等关键信号；最后是普通信号线。
电源、地Fanout要求
要求Fanout线尽量短且宽。
0603封装及以下Fanout用一个过孔，0603封装以上电容Fanout用两个或两个以上过孔，具体设计请参考《贴片电容设计指导规范 》。
IC电源地Fanout尽可能短。例如：SOP芯片Fanout推荐如下：
信号线Fanout要求
Fanout的过孔要求打在大格点上。考虑测试点的位置，注意测试点和焊盘的间距是否满足规则。密间距器件，网络相同且相邻的两个焊盘，要求不能在焊盘中间连接后再出现Fanout。
电阻正反贴时信号线的Fanout最好考虑并加上ICT测试点，如下图所示：
排阻正反贴时建议错开放置，有利于Fanout。如下图所示：
SOP芯片正反贴时，如果有管脚可以共用，尽量共用。例如DDR正反贴Fanout
QFP/QFN封装如果PIN间距很近，建议上下两排扇孔。
在Fanout时最好将外面四排焊盘引线出来。
布线通道规划
布线通道计算规划
PCB板布线通道初步估算方式：
两个过孔之间布线通道：Ni=INT（（Wi-2S-W1）/（W1+S1）+1），总布线通道数N=ΣNi
说明：Ni 相邻两过孔间的布线通道数，Wi 过孔边沿间距，S 过孔到布线边沿间距，W1宽，
S1 线间距，W1=2W2+S2，通道数即为差分线通道数。
差分线通道初步估算方式：
W2 差分线线宽，S2 差分线对内线间距，将一对差分线等效成一根单线（线宽为2W2+S2）处理。
说明：50mil格点系统，普通信号（5mil线宽，8mil线间距）按照2个布线通道设计，时钟信
号按照1个布线通道设计，差分信号按照1对差分线通道设计。
除特殊区域（如1mmBGA区域）外，过孔间距需要调整至少能够过一对差分线宽度。
高密区域布线规划
高密BGA布线采用特殊Fanout布线方式，外围4排管脚引出通过表层Fanout，增大布线通道。所有电源/地管脚需要直接Fanout到相应的平面层，避免引出超过100mil的长线，不包含到布线层的布线通道规划。
说明：第一、二排管脚为电源地管脚时，需要直接Fanout到平面层，会浪费布线通道，其中，第一排直接Fanout一个管脚，会浪费2个布线通道，第二排直接Fanout一个管脚，会浪费1个布线通道。
高密BGA区域布线层数确定规则如下：
最少内层布线层数=INT（M/N+1）
最多内层布线层数=BGA非电源地最密管脚排布层数/两过孔间布线通道数-2
说明：M表示除外围4层管脚外BGA区域的非电源地布线连接总数+前两排直接Fanout浪费的布线通道数。N表示第5排管脚Fanout环区域的布线通道总数。
BGA区域所有除4层的管教布线都需要占用第5层环形区域的布线通道，如上图蓝色区域，根据此区域的布线通道数和总的布线连接数确定最少内层布线层数。
布线瓶颈区域确定PCB板布线层数规则：
瓶颈区域PCB板最少布线层数=INT（M/N+1）,M表示通过瓶颈区域的布线连接数，N表示瓶颈区域的布线通道数。
高密BGA区域布线规划需要优先进行总线的划分，定义成各种BUS，然后根据各种总线的分布确定布线的大致区域，最后根据各组总线的所需通道数进行详细的通道分配和布线规划。
将信号分类，各类信号定义为总线，以总线为单位进行布线规划。
同一类总线必须按照相同的拓扑结构在相同区域内布线。
说明：如上图PCB板所示，根据信号类型，将高密BGA区域布线可以分成十几组总线，进行布线规划。
各类总线规划时避免不同总线交叉，引起布线通道竞争。
各类总线不可避免的出现交叉时，避免直接在BGA区域进行空间交换，优先引出到BGA外统一换层处理。
高密区域布线禁止长斜线直连处理，建议按照横竖布线层换层的方式进行处理。
重要信号布线规划
200MHz以上或时序裕量小于的同步并行总线要求拓扑结构保持严格一致，同层并行布线，同步换层，各层分段等长。
说明：如DDR高速并行总线结构，为达到最佳信号质量，同组DQ/DQS信号相同层布线，地
址和控制总线同层布线，同步换层，分别控制表层和内层布线等长，如下图各组信号。
禁止不同类型总线混合布线。
说明：禁止如DDR与Loacal Bus混合布线，DDR数据与地址混合布线等。
非同步总线或时序裕量大于1ns的同步总线，拓扑结构各段布线长度差在2inch内。
高速信号优先布线。
高速信号避免表层布线。
PCB板以上速率的高速信号布线必须选择过孔STUB最小的布线层，减少过孔数。
PCB板及其以下速率的高速信号优选过孔STUB最小的布线层。
PCB板以上速率的高速信号布线规划时优先考虑布线长度，做到最短。
高速信号布线需要规划到具有完整参考平面层的布线层。
模拟信号禁止在数字信号区域布线。
不同电平信号禁止混合布线，如LVTTL与CML电平信号等。
布线
PCB布线类型
PCB板上布线类型主要包括信号线和电源、地线。
信号线为PCB板上最常见的布线，类型比较多，按速率不同分为高速信号和低速信号；按功能分为数字信号和模拟信号；按布线形式分为单端线和差分线等。按布线的物理结构还可以分为带状线和微带线。带状线、微带线等不同物理结构示意图如下：
常规PCB布线基本要求
过孔、线宽、安全间距应尽量避免采用极限值，信号线与pin之间应尽量拉开距离。具体数据参考《PCB工艺设计规范》和《印制电路板（PCB）安全设计规范》。
QFP、SOP等封装的矩形焊盘出线，应从pin中心引出。
布线到板边的距离通常情况下大于2MM。
布线到板边的距离最小（20mil）。
信号线优先选择内层布线。
金属外壳器件下，不允许有过孔、表层布线。
高速信号线区域相应的电源平面或地平面尽可能保持完整。
布线分布均匀，大面积无布线的区域需要铺铜，但要求不影响阻抗控制。
除封装本身引起的DRC错误外，布线不得有DRC错误，包括同名网络DRC错误，兼容设计除外。
所有布线需倒角，倒角角度推荐为45度。
PCB设计完成后没有未连接的网络，且PCB网表与电路图网表一致。
除非时序等特殊要求，布线尽量短。
防止信号线在相邻层形成边长超过200mil的自环。
相邻层的布线方向成正交结构。
说明：相邻层的布线避免走成同一方向，以减少层间串扰；如果不可避免，特别是信号速率较
高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线。
不允许出现Dangling Line。
特殊信号线
时钟线布线规则
时钟线优选内层布线，无特殊情况，控制表层布线长度小于500mil。
时钟线以电源、地平面为参考平面时，参考平面必须完整，时钟线不跨分割。如跨分割需在跨分割位置做桥接处理。
晶振及时钟驱动电路区域表层，除Fanout外，不得有其他布线。
时钟信号线周围3H（H为时钟线到参考平面距离）范围内避免有其他信号线，因Fanout引起的不符合3H规则部分长度不超过1000mil。
当时钟信号换层且回流参考平面也改变时，在时钟线换层过孔旁分布一个接地过孔。
时钟布线与对外接口、拔盘器、开关电源的间距≥1000mil。
时钟线与相邻层5H范围内平行布线的平行长度≤1000mil。
并行总线布线要求
总线优选内层布线，尽量增大与其他布线的间距。
除特殊要求外，单线设计阻抗保证50欧姆，差分线设计阻抗保证100欧姆。
说明：一些特殊的总线如RAMBUS，要求单线分别为55欧姆和34欧姆，而SCSI总线则要求差分阻抗120欧姆。
同一组总线保持布线基本等长，与时钟线遵循一定的时序关系，参照时序分析结论。
控制布线长度。
尽可能的靠近参考平面，保证参考平面的完整性。
上升时间小于1ns的总线，要求有完整参考平面，不得跨分割。
低位地址总线参照时钟布线要求。
并行总线蛇行线绕线的高度不能超过1000mil，绕线间距不得小于3倍线宽。
并行总线蛇行线绕线的高度尽量在500mil以内，绕线推荐间距15倍线宽以上。
高速串行总线布线要求
频率高于100Mbps的串行总线，在布线设计中，除遵守并行总线通用的串扰控制、布线原则等规则之外，还需考虑布线的损耗，确定线宽、线长。
一般情况下，线宽不小于5mil，布线应尽量短。
高速串行总线除Fanout过孔外，尽量不要打孔换层。
串行总线所涉及的插件管脚，速率达或以上时，应优化反焊盘以减小损耗。
高速串行总线布线换层时，选择使过孔stub最小的布线层。
差分线布线要求
差分信号就是用两个幅度相同、极性相反的信号传输一路数据，依靠两根信号电平差判决逻辑状态的信号传输方式。
差分线有两种基本实现方式：同层耦合方式（Edge Coupled）和相邻层耦合方式（Broadside Coupled），其示意图如下。
如果没有特殊要求，差分线均采用同层耦合方式布线。
除差分线两端1000mil范围之外，差分线在布线时要保持并行，线宽、线间距保持不变。
说明：在差分线的两端，由于器件自身（如、插件连接器等）的限制以及Fanout
格点系统的需要，往往会有部分差分走线的线距不能始终保持和设计要求一致，这部分尽量短。
同一差分线对上的耦合、匹配等器件同层、就近、并行、对称放置，出线对称。
差分信号线严格遵循差分布线规则：并行、等长；不同差分对之间距离满足3W原则，且3W范围内没有本接口信号以外的布线。
在下出线时，若线宽、线间距无法满足两个过孔间穿过一对差分线，允许差分线在BGA范围内不满足线距要求。
在下布线时，尽量设置两个过孔间可布一对差分线，BGA下方仍按照差分线距要求布线。
差分线优选内层布线。
差分信号必须并行、等长。
不同差分对之间间距大于25mil（）。
差分线线宽间距的设计尽量满足可以在间距50mil（）的两个过孔间布一对线。
在1mmBGA下出差分线时，如果线宽间距无法满足两个过孔见走一对线，则允许差分线间距调整以方便出一对线。差分线线宽间距的设置尽量满足可布一对差分线。
差分线阻抗变化范围控制在+/-10%内。
调整差分线对内等长时，尽量在阻抗不连续的地方调整，比如过孔、焊盘处。
差分线不耦合的长度一般不超过200mil。
电源、地线
电源、地线线宽要满足过流要求，基本线宽一般不小于10mil。
电源、地线尽可能短，减小线路电感。
对于需要用布线来实现的电源、地网络，其布线直流压降必须保证在一定的范围之内，同时注意控制串扰。
对于通过平面实现的电源、地网络，当电流大于10A或电压小于时，其平面的直流压降必须控制在一定范围内。
背板设计要求
背板简介
背板为单盘提供电源，为系统信号的互连提供数据通道，只要单盘插入背板上指定的槽位就能够和其它槽位的单盘进行数据交换，是嵌入式系统的硬件平台。
背板用连接器简介
背板上的连接器主要是为了和单盘上的连接器相连，都是由大小相同的焊盘所组成，只是丝印框有区别。
背板连接器一般用压接工艺，压接PIN要控制孔径公差。
按照信号速率可以分为高速连接器和低速连接器。
按照连接器用途可以分为定位销、电源连接器和普通连接器。
背板布局要求
结构图必须给出所有连接器的定位。
背板的连接器放置必须与结构图完全一致。
背板连接器的顺序必须与电路设计人核对，保持与单盘连接器顺序一致。
连接器一脚的位置必须与电路、结构设计人确认。
背板布线要求
PIN间距不够大的连接器尽量避免在PIN腿间穿两根线。
对于较大的背板要控制单端线的平行长度不能过长，否则会引起严重的串扰问题。
背板布线层间需隔地平面层，防止层间串扰。
背板线到PIN的距离≥8mil，防止层叠过高，PCB加工厂家出现加工精度问题。
背板线到非金属化安装孔的距离≥20mil。
背板总线尽量走菊花链结构，同一组总线保证路径相同。
背板厚度一般超过3mm，选用直径为的过孔为宜。
背板表层尽量不布信号线。
背板电源、地设计要求
背板一般TOP层铺E地平面，BOT层铺PG平面，避让间距参考《安规设计规范》。
背板信号层间的间隔必须是信号地平面，不允许是48V或保护地网络。
背板电源一般只有48V和备份5v两种。
背板48v电源的设计要根据单盘的功率来考虑，如果每个单盘功耗一定，则可以算出总的功耗，由此来选择电源设计方案。
背板48v电源建议在整个叠层的下部用2个相邻平面层设计，具体如下图所示：
对于备份5V的电源，每个单盘的功率大概在2w左右，可以用总线分支来设计，具体如下图所示：
设计文档规范
设计文档
设计流程卡——由电路设计人员提交，是PCB设计的原始文件，体现了电路设计相关要求。
过程记录表——由PCB设计人、跟踪人、审查人共同填写，记录了单盘的原理图更改记录，PCB更改记录，工艺反馈记录，工程反馈记录，是单盘最全面的档案。
布局评审报告——由电路设计人召集，PCB主持记录的布局评审会议报告，体现了电路、PCB、工艺、结构这四个方面的专家对该设计的确认。
布线评审报告——由电路设计人召集，PCB主持记录的布线评审会议报告，体现了电路、PCB、工艺、结构这四个方面的专家对该设计的确认。
阶段审查表——由PCB设计人、跟踪人共同填写，反应了该设计是否符合规范，达到投板要求。
加工申请单——由PCB设计人填写，反应了单盘的PCB加工要求。
投板数据要求
光绘格式为英寸，精度为整数2位，小数点后4位。
光绘的DRAWING层包含钻孔表、阻抗控制表、叠层。
填写印制板加工申请单第二页。
投板数据必须放在VSS的归档数据内。
说明：投板数据必须是已经归档的完整的数据。
归档数据要求
归档数据包含DOC、ARCHIVE_SCH、DXF、GERBER、BRD这5个文件夹。
DOC文件夹包含过程记录表、布局评审报告、布线评审报告、阶段审查表、设计流程卡、加工申请单这6份文档。
ARCHIVE_SCH文件夹包含打包的原理图及库。
DXF文件夹包含结构图和机械symbol。
说明：如果是改版设计结构图不变，则可以省略。
GERBER文件夹包含投板光绘和钻孔文件。
BRD文件夹包含投板的BRD数据。
文件夹归档时必须加前缀**(部门代号)_7824***R**(盘号版本号)_文件夹，比如CS_7824536R1A_DOC表示光网络产品部的板号为7824536R1A的单盘DOC文件夹归档。
